

REPUBLIQUE DU SÉNÉGAL

ÉCOLE POLYTECHNIQUE DE THIES

Gm, 02 83

PROJET DE FIN D'ÉTUDES

EN VUE DE L'OBTENTION DU DIPLÔME D'INGENIEUR DE CONCEPTION

TITRE: conception et réalisation
d'un système d'acquisition
de données

PROPOSÉ PAR: Raymond PRINCE

AUTEUR : Tonsi O. BONZI

DATE Juin 1986 DIRECTEUR : André WOLSKI

A mes professeurs :

Adrian CERNEA

Kirkor HOVSEPYAN

André WOLSKI

AVANT - PROPOS

"Seule la mesure permet de conduire le progrès scientifique et d'accroître la connaissance de ce qui nous entoure ; les limites ne sont pas atteintes et ne le seront jamais."

Marc Desjardins

Il est reconnu que le progrès scientifique et technique a pour moteur la recherche appliquée qui, elle-même, fonde son activité sur une exploitation judicieuse des résultats de la recherche fondamentale et de leurs applications aux paramètres physiques dont nous prenons connaissance par la mesure.

Ce constat démontre amplement l'affirmation de Marc Desjardins et, par la même occasion, justifie le fait que la prise de mesure est une activité aussi vieille que la recherche scientifique dont elle est l'indispensable support.

Cependant, l'avènement de l'automatisme a donné à cette activité une nouvelle dimension en augmentant considérablement sa vitesse et sa précision.

Mais il est temps de s'intéresser à l'Ecole polytechnique de Thies et à la place que peut jouer la prise de mesure dans cette institution. Outre sa vocation première qui est de former en cinq ans des ingénieurs en génie civil et mécanique, l'E.P.T. entend jouer un rôle important dans la recherche scientifique appliquée, aussi bien sur le plan national que sur le plan mondial. Ainsi, dès les premières années de son fonctionnement, elle s'est consacrée à cette tâche; de nombreux projets exécutés par les professeurs et étudiants ont porté sur la recherche en énergies solaire et eoliennes, pour ne citer que les secteurs les plus touchés.

Les difficultés rencontrées au cours de la réalisation de ces projets sont dues en grande partie à l'absence de données précises sur les paramètres naturels concernés, ou à l'utilisation pénible d'appareils de mesure rudimentaires pour la détermination de ces paramètres.

La mise sur pied d'un dispositif automatique de prise de mesure apparaissait dans ce contexte comme une nécessité absolue pour permettre à notre jeune institution de réaliser ses légitimes ambitions.

Nous ne saurions alors trop remercier M. Prince d'avoir été le promoteur d'un projet de réalisation d'un système d'acquisition de données, dont l'ébauche est faite cette année à travers la conception de

Avant-propos

III

l'interface analogique, qui est l'objet principal du présent rapport.

Tonsi Obed Bonzi

Juin - 1986

Table des matières	<u>IV</u>
<u>TABLE DES MATIERES</u>	
- <u>AVANT - PROPOS</u>	<u>I</u>
- <u>TABLE DES MATIERES</u>	<u>IV</u>
<u>I - INTRODUCTION</u>	
- 1. 1. Principe général des systèmes d'acquisition de données	1
- 1. 2. Les voies d'acquisitions	4
- 1. 3 L'interface analogique	8
<u>II - LES CAPTEURS</u>	
- 2. 1 Définition et caractéristiques générales	9
- 2. 2 Les grandeurs physiques concernées	11
- 2. 3 Les deux grandes classes de capteurs	13
- 2. 4 Conditionnement des capteurs passifs	16
- 2. 5 Conditionnement du signal	19

Table des matières		V
- 2.6	Spécifications techniques d'emploi	26
<u>III</u>	<u>L'AMPLIFICATION DU SIGNAL ANALOGIQUE</u>	
- 3.1	Le gain d'amplification	27
- 3.2	La tension de mode commun	28
- 3.3	Les principaux types d'amplificateurs	34
- 3.4	Le filtrage	38
<u>IV</u>	<u>LE MULTIPLEXAGE</u>	
- 4.1	Définition	41
- 4.2	Le multiplexage numérique	42
- 4.3	Le multiplexage analogique	46
<u>V</u>	<u>ECHANTILLONNAGE ET MÉMOISATION DU SIGNAL ANALOGIQUE</u>	
- 5.1	Théorie de l'échantillonnage	52
- 5.2	L'échantilleur - bloqueur	57
<u>VI</u>	<u>LA CONVERSION ANALOGIQUE - NUMÉRIQUE</u>	
- 6.1	Définition	61

Table des matières		<u>VI</u>
- 6.2	Classification des C.A.N	63
- 6.3	Les paramètres caractéristiques des C.A.N	64
- 6.4	Les erreurs dans les C.A.N	67
- 6.5	Les techniques de conversion A/N	70
<u>VII</u>	<u>L'INTERFACE ANALOGIQUE</u>	<u>89</u>
- 7.1	Configuration d'un système à microprocesseur	90
- 7.2	Les techniques d'entrée-sortie	92
- 7.3	Les aspects électriques de l'interfacing	104
- 7.4	Structure d'un programme d'acquisition de données	106
<u>VIII</u>	<u>APPLICATION PRATIQUE</u>	
- 8.1	Les étapes de conception et de réalisation	109
- 8.2	Le cahier de charge et le choix de la solution théorique	110

Table des matières		<u>VII</u>
- 8.3.	<i>La logique de fonctionnement de l'interface</i>	110
- 8.4	<i>La protection contre les surcharges</i>	116
<u>IX</u>	<u>CONCLUSION</u>	118
-	<u>ANNEXES</u>	
-	<i>Le sélecteur d'adresse (schéma)</i>	A1
-	<i>Le renforcement des bus (schéma)</i>	A2
-	<i>La répartition interne des adresses (schéma)</i>	A3
-	<i>Le multiplexage analogique (schéma)</i>	A4
-	<i>L'amplification du signal analogique (schéma)</i>	A5
-	<i>Échantillonnage et conversion A/N (schéma)</i>	A6
-	<i>L'horloge temps réel (schéma)</i>	A7
-	<i>Le temporisateur programmable (schéma)</i>	A8
-	<i>La protection contre les surcharges (schéma)</i>	A9
-	<i>Liste des circuits intégrés (Tableau)</i>	A10 - A11
-	<i>Caractéristiques générales</i>	A12
-	<i>Bibliographie (par chapitre)</i>	A13 - A18

I INTRODUCTION

1.1. Principe général des systèmes d'acquisition de données

Dans le cadre de l'acquisition de données par un système informatique, un micro-ordinateur par exemple, nous considérons comme donnée, tout signal exploitable émis du milieu environnant ou d'un processus industriel vers le micro-ordinateur. L'unité centrale de l'ordinateur construit autour du micro-processeur ne pouvant exploiter que des signaux du type numérique, il faut nécessairement que les données lui soient présentées sous cette forme. On imagine alors aisement qu'il doit exister entre les sources des signaux, qui sont généralement des paramètres naturels à déterminer, et le micro-processeur qui est leur point d'aboutissement, un dispositif de conditionnement et de conversion.

Pour pouvoir constituer une information utile, la donnée reçue par le micro-processeur doit subir un traitement qui peut être :

- un stockage en mémoire vive de l'ordinateur ou sur une mémoire de masse, pour une utilisation ultérieure
- une reproduction sur des appareils de visualisation:

viseu, imprimante ou table tracante

- ou une utilisation en temps réel telle qu'une analyse immédiate pour gérer un contrôle de processus ainsi une chaîne complète d'acquisition de données et de contrôle de processus comprend, si on suit l'ordre dans lequel elle est parcourue par le signal :

- un capteur en contact avec le paramètre physique, source d'informations, dont il assure la conversion en signal électrique, plus précisément en une tension continue

- un dispositif de conditionnement et de conversion du signal électrique analogique en donnée numérique, appelé interface analogique

- un dispositif de traitement numérique composé de l'unité centrale d'un ordinateur et de ses organes périphériques de stockage, de visualisation et de traitements divers.

- un dispositif de conversion des signaux numériques, qui sont généralement des vides issus de l'ordinateur, en signaux analogiques. Ce dispositif peut comprendre également des organes de traitement du signal analogique, tel que le filtrage par exemple. C'est aussi une interface analogique. Suivant les applications, les interfaces d'entrée et de sortie peuvent être regroupées en un seul ensemble, ou en deux ensemble distincts.


- un actionneur servant de relais entre l'élément à

qui sont destinés les ordres, et l'interface analogique. Ce dispositif assure deux fonctions essentielles :

- + l'isolation entre l'ordinateur et l'organe à commander
- + l'adaptation de puissance ; l'organe à commander étant généralement une machine de grande puissance et travaillant en courant alternatif, alors que le signal issu de l'interface analogique est continu et d'amplitude relativement petite

- et, évidemment, au bout de la chaîne, nous avons l'organe qui reçoit les ordres.

Fig. 1.1. chaîne d'acquisition et de contrôle



Nous ne traitons dans cet ouvrage que de la partie acquisition de la chaîne, la partie contrôle de processus n'étant pas envisagée dans cette première phase du projet.


1.2. Les voies d'acquisitions

L'acquisition à elle seule nécessite les trois premiers éléments de la chaîne générale présentée au paragraphe précédent, nous allons alors détailler d'avantage ces éléments.

La structure utilisée pour la mesure d'une grandeur physique par une chaîne d'acquisition comprend :

- un capteur spécifique à la grandeur physique à mesurer
- un amplificateur
- un filtre passe-bas
- un échantillonneur - bloqueur
- un convertisseur analogique - numérique
- une unité de traitement numérique : l'ordinateur et ses périphériques

Nous exposerons dans les chapitres suivants une description détaillée de ces éléments et de leur rôle dans la chaîne d'acquisition.

fig. 1.2. chaine d'acquisition

Nous avons décrit ci-dessus la composition d'une chaîne servant à la mesure d'un seul paramètre physique, en pratique les systèmes d'acquisition sont conçus pour en mesurer plusieurs à la fois. On les appelle alors les systèmes multi-voies. Ces systèmes nécessitent un multiplexage de l'information pour que toutes les voies puissent accéder au dispositif de traitement numérique par une seule entrée : Le multiplexage peut être soit au niveau analogique, soit au niveau numérique.

Le multiplexage analogique est généralement réalisé juste après les capteurs ou juste avant le convertisseur analogique-numérique (C.A.N.).


- Dans le premier cas, seul le capteur est spécifique à chaque voie. Les autres éléments de la chaîne, situés après le multiplexeur sont utilisés par toutes les voies selon une logique séquentielle agissant sur le multiple-

seul et contrôlée par l'ordinateur


Pour le second cas, seul le C.A.N est commun à toutes les voies, chacune d'elles disposant de son propre circuit de conditionnement du signal analogique.

fig 1.3. Multiplexage analogique

a) juste après les capteurs



b) juste avant le C.A.N.




La solution du multiplexage au niveau analogique est appelée solution centralisée. Notons que les degrés de centralisation diffèrent suivant la position du multiplexeur,

sur la chaîne analogique. Mais d'une manière générale cette solution offre l'avantage de l'économie de composantes, par contre, le fait que les composantes partagées sont nécessairement réglées en fonction de la moyenne des spécificités de toutes les voies, engendre des erreurs de mesures certaines, dues à l'écart entre cette moyenne et les exigences réelles des voies prises individuellement. Pour certaines applications ces erreurs sont dans les limites de l'acceptable, mais pour les applications nécessitant une très grande précision, cette solution n'est pas valable, il faut alors adopter la solution decentralisée : le multiplexage au niveau numérique.

La solution decentralisée est, naturellement, plus coûteuse que la précédente ; elle permet d'attribuer à chaque canal (voie) une chaîne de prétraitement complète, comprennant le conditionnement du signal analogique et la conversion analogique - numérique. Mais elle offre plusieurs avantages qui font d'elle, la tendance actuelle. Ces avantages qui concourent tous à assurer une meilleure précision de la mesure sont :

- le prétraitement possible à la proximité des capteurs
- la transmission et le multiplexage numériques qui sont plus fiables
- une meilleure insensibilité aux perturbations dues à l'environnement électro-magnétique

fig. 1.4. Multiplexage numérique1.3. L'interface analogique

Sujet principal de ce rapport, l'interface analogique englobe toutes les composantes situées entre le capteur et l'unité de traitement numérique. En plus des éléments de traitement du signal analogique et de conversion, elle contient un dispositif de contrôle permettant:

- la sélection d'une voie déterminée
- la commande de l'échantillonnage et de la conversion
- le transfert du résultat numérique vers l'ordinateur

Elle renferme également les éléments d'interfaçage avec le micro-processeur (ou le processeur). Une étude détaillée de l'interface analogique est présentée dans les chapitres qui suivent.

II LES CAPTEURS2.1 Définition et caractéristiques générales

Premier élément de la chaîne de mesure, le capteur se trouve en contact direct avec la grandeur physique à mesurer dont il se charge de convertir en signal électrique suivant une fonction :

$$E = F(P);$$

appelée fonction de transfert où :

- P est le paramètre à mesurer
- E , le signal électrique délivré par le capteur.



Fig. 2.1. schéma de principe d'un capteur

Dans une chaîne d'acquisition, on s'efforce toujours d'avoir, pour les capteurs, une fonction de transfert linéaire, soit par l'exploitation judicieuse de certains phénomènes physiques, soit par des dispositifs de linearisation placés à la sortie du capteur; le signal de sortie, E , est quand à lui ramené le plus souvent à une tension continue.





fig. 2.2. Exemple d'évolution d'un paramètre P et de la réponse E à la sortie du capteur

Cependant, quel que soit le conditionnement du signal à la sortie du capteur, on n'obtient la linéarité de la fonction de transfert que dans une plage donnée de la grandeur à mesurer.

fig. 2.3 :
Plage de linearité
d'un capteur : $[P_1, P_2]$



8.2. Les grandeurs physiques concernées

Il ne s'agit pas dans ce paragraphe de donner une liste exhaustive de tous les paramètres physiques connus à nos jours ; nous allons nous borner à nous présenter que les plus touchés par les travaux de recherche appliquée et pour lesquels il existe des capteurs. Ainsi nous avons :

- les capteurs optiques qui nous renseignent sur l'information portée par la lumière ;
- les capteurs de température : la température est sans nul doute la grandeur physique dont la mesure est la plus fréquente, du fait qu'elle détermine de façon décisive les propriétés de la matière ;
- les capteurs de position et de déplacement : ces deux facteurs jouent un rôle important dans le fonctionnement de beaucoup de machines ;
- les capteurs de déformation : la déformation est un facteur très important dans l'étude des contraintes et de la résistance des matériaux ;
- les capteurs tachymétriques ; pour mesurer en général la vitesse angulaire des éléments de machines
- les capteurs (différents) de forces, pesage, couples, accélération, vibrations, chocs ; ce sont là des éléments courants dans les applications scientifiques en général

et industrielles en particulier ;

- Les capteurs (différents) de vitesse, débit, pression et niveau des fluides; la connaissance de ces grandeurs est essentielle pour la mécanique des fluides dont le domaine d'application est très vaste : aéronautique, météorologie, physiologie, etc...;

- Les capteurs de mesure du vide, utilisés pour la mesure de la pression d'un gaz, lorsque celle-ci est en dessous de la pression atmosphérique normale;

- Les capteurs acoustiques; l'étude des ondes acoustiques est d'une importance capitale aussi bien pour des secteurs industriels comme l'aéronautique, que pour certains loisirs comme la musique;

- Les capteurs de rayonnements nucléaires ou détecteurs de rayonnements nucléaires: ils permettent de mesurer sans contact les effets de la radioactivité sur certains produits;

- Les capteurs d'humidité; le taux d'humidité de l'environnement a des répercussions importantes sur un certain nombre de processus physico-chimiques, biologiques, et industriels

- Les capteurs électrochimiques, instruments de la recherche chimique, ils sont surtout employés pour l'étude des réactions dans lesquelles interviennent des particules chargées électriquement;

- Les capteurs de composition gazeuse; les sec-

Leurs touches par ce paramètre sont nombreuses ; industrie chimique, métallurgie, industrie agro-alimentaire, domaine bio-médical etc... .

2.3. Les deux grandes classes de capteurs

En tant qu'élément de circuit électrique, le capteur se comporte soit comme un générateur, soit comme une impédance. Dans le premier cas il est appelé capteur actif et dans le second cas il est considéré comme un capteur passif. Cette distinction définit les deux grandes classes de capteurs.

2.3.1 Les capteurs actifs

Le signal E délivré par cette classe de capteurs peut être une charge, une tension ou un courant. Leurs principes de fonctionnement sont basé sur l'exploitation d'un phénomène physique pour convertir les grandeurs physiques en énergie électrique. La description de ces phénomènes soit du cadre du sujet traité dans ce rapport. Le tableau 2.1 résume les principes de base des principaux capteurs actifs.

Tableau 2.1 : Principes de base des capteurs actifs

grandeur mesurée (P)	phénomène physique utilisé	grandeur de sortie (E)
Température	Thermoelectricité'	tension
flux de rayonnement optique	pyroélectricité' photoémission effet photovoltaïque effet photoélectromagnétique	charge courant tension tension
force, pression, accelération	piezoelectricité	charge
vitesse	induction électromagnétique	tension
Position	effet Hall	tension

2.3.2 Les capteurs passifs

Fonctionnant comme une impédance, la sortie E de ces capteurs est une résistance, une capacité ou une induc.

tance. Ces impedances présentent des paramètres sensibles à certaines grandeurs physiques, et c'est sur ce fait qu'est basé le principe des capteurs passifs. Les capteurs résistifs tiennent dans cette classe, une place importante. Le tableau 2.2 présente les principes physiques et les matériaux utilisés pour la construction des principaux capteurs passifs.

Tableau 2.2. Capteurs passifs: principes physiques et matériaux

grandeur mesurée (P)	caractéristique électrique sensible	Types de matériaux utilisés
température	résistivité	metaux: platine, nickel, cuivre, semi-conducteur
très basse température	constante diélectrique	verres
flux de rayonnement optique	résistivité	semi-conducteurs
déformation	résistivité permeabilité magnétique	alliage de nickel, silicium dopé. alliages ferromagnétiques
position	résistivité	matériaux magnétorésistants: bismuth, antimonure d'indium
humidité	résistivité constante diélectrique	chlorure de lithium Alumine; polymères
nuage	constante diélectrique	liquides isolants

2.4. Conditionnement des capteurs passifs

2.4.1. Les principaux types de conditionneurs

Pour traduire les variations de l'impédance Z_c d'un capteur passif, liées aux évolutions d'une grandeur physique, en signal électrique, il faut conditionner le capteur en lui associant une source de tension E_s ou une source de courant i_s et généralement d'autres impédances Z_k .

On distingue deux principaux groupes de conditionneurs : selon qu'ils traduisent la variation de l'impédance du capteur en une variation de l'amplitude du signal électrique de sortie :


$$E_k = E_s \cdot F(Z_{kc}, Z_c),$$

c'est le cas des montages potentiométriques et des ponts, ou en variation de la fréquence du signal de sortie :


$$F_k = G(Z_k, Z_c),$$

on obtient alors un oscillateur.

Fig. 2.4. conditionneurs en montages potentiométriques




a) source de tension



b) source de courant


Le montage potentiométrique est simple à réaliser mais il est très sensible aux signaux parasites. On lui préfère généralement le montage en pont qui est un double potentiomètre permettant une mesure différentielle, ce qui réduit considérablement l'influence des parasites.

fig. 2.5 montage en pont



Les oscillateurs peuvent être du type sinusoïdal ou de relaxation ; ils ont une bonne protection contre les signaux parasites et la conversion de l'information sous forme numérique est facilitée puisqu'elle se réduit à un compteage de périodes.

fig. 2.6. oscillateur sinusoïdal



* A: amplificateur à sorties symétriques

2.4.2. Les qualités d'un conditionneur

Trois facteurs essentiels permettent de jauger la qualité d'un conditionneur :

- la sensibilité exprimée par :

$$S_K = \frac{\Delta E_K}{\Delta Z_C} \text{ ou } \frac{\Delta \tilde{E}_K}{\Delta Z_C},$$

une sensibilité importante traduit le fait qu'une petite variation de l'impédance Z_C du capteur, produit une grande variation du signal E_K à la sortie du conditionneur ;

- la linéarité : un conditionneur est linéaire lorsque sa sensibilité S_K est indépendante de l'impédance Z_C ; cela implique que si l'on considère :

$$S_K = \frac{E_{Ki} - E_{Kj}}{Z_{Ci} - Z_{Cj}},$$

S_K doit être constante quelles que soient les valeurs de Z_{Ci} et Z_{Cj} , pourvu que les sorties E_{Ki} et E_{Kj} correspondent effectivement à Z_{Ci} et Z_{Cj} respectivement ;

- la compensation des grandeurs d'influence : un capteur passif conçu pour déterminer le taux d'humidité peut être également sensible à d'autres grandeurs comme la température et le rayonnement solaire par exemple. Il convient alors de prévoir dans le circuit de conditionnement de ce capteur, des éléments


dont la réaction face à ces grandeurs parasites, est opposée à celle qu'ils (les grandeurs parasites) produisent sur le capteur, de manière à neutraliser cette dernière. On compense ainsi les variations des grandeurs d'influence.

2.5 Conditionnement du signal

2.5.1. Adaptation d'impédance

Le capteur actif, ou le capteur passif associé à son conditionneur peut se comporter comme un générateur de tension ; il livre donc au circuit qui le charge, un signal sous la forme d'une f.e.m., E_c , en série avec une impédance interne Z_c . Dans ce cas, pour que le signal soit obtenu dans de bonnes conditions de sensibilité et de stabilité vis à vis des variations éventuelles de l'impédance interne Z_c , il faut que l'impédance d'entrée de la charge, Z_i , soit beaucoup plus grande que Z_c de sorte à minimiser l'influence de cette dernière.

Fig 2.7. Schema électrique équivalent d'un capteur source de tension




$$E_i = E_c \cdot \frac{Z_i}{Z_i + Z_c} \approx E_c \quad \text{si } Z_c \ll Z_i$$

Les dispositifs à grande impédance d'entrée utilisés en général sont :


- l'amplificateur opérationnel en montage suiviteur ou non inverseur
- l'amplificateur différentiel d'instrumentation ou d'isolement

Fig 2.8. Adaptation d'impédance d'un capteur source de tension



a) montage suiviteur

b) montage non inverseur




c) amplificateur différentiel

Quand le capteur est électriquement équivalent à une source de courant en parallèle avec une impédance interne Z_c , il faut, au contraire, que l'impédance d'entrée de la charge Z_i soit très inférieure à Z_c ;


$$I_i = I_c \frac{Z_c}{Z_i + Z_c} \approx I_c \text{ si } Z_i \ll Z_c$$

fig. 2.9 schéma électrique équivalent d'un capteur source de courant



En pratique, l'influence de Z_c est réduite en faisant une conversion courant-tension

Fig 2.10 convertisseur courant-tension



2. 5. 2. Linearisation

L'utilisation du capteur comme élément d'une chaîne d'acquisition de données nécessite qu'il soit linéaire, c'est à dire que sa fonction de transfert s'exprime par une équation de la forme :

$$E = \alpha P + b,$$

qui est l'équation d'une droite où :

- E est le signal électrique délivré par le capteur
- P la grandeur physique à mesurer
- α et b étant des constantes ; on préfère en général avoir $b = 0$.

Il existe des méthodes qui permettent de corriger le défaut de linearité d'un capteur, ces méthodes appelées procédés de linearisation sont classées en deux groupes :

- ceux qui interviennent sur la source même du signal
- ceux qui interviennent en aval de la source du signal.

Pour fin d'illustration, nous étudierons ci-après une méthode de chacun des deux groupes

2. 5. 2. 1. Linearisation à la source du signal par réaction sur la tension de l'équilibre d'un pont de Wheatstone (figure 2.11) →

On place le capteur dans la boucle de réaction d'un amplificateur

Supposons des conditions initiales où la grandeur à mesurer a une valeur $P = P_0$, le point doit être tel que: $R_1 = R_3 = R_4 = R_{CO}$, où R_{CO} est l'impédance du capteur aux conditions initiales. Lorsque la grandeur P varie, l'impédance du capteur devient:

$$R_C = R_{CO} + \Delta R_C$$




Fig 2.11. Linéarisation du pont de Wheatstone par réaction sur la tension de déséquilibre

La tension de déséquilibre a pour expression:

$$E_d = E_B - E_A$$

où $E_B = \frac{E_S}{2}$, $E_A = \frac{R_C}{R_{CO} + R_C} \cdot E_S + \frac{R_{CO}}{R_{CO} + R_C} \cdot E_O$

Si on suppose l'amplificateur idéal, la réaction négative maintient entre ses entrées + et - une dif-

fonction de potentiel nulle :

$$E_A = E_B,$$

on tire alors :

$$E_0 = - \frac{E_s}{2} \cdot \frac{\Delta R_c}{R_{co}}$$

$$\Rightarrow E_0 = - \frac{E_s}{2 \cdot R_{co}} \cdot \Delta R_c,$$

E_s et R_{co} étant des constantes connues, l'expression $- \frac{E_s}{2 \cdot R_{co}}$ l'est également, d'où l'on obtient :

$$E_0 = K \Delta R_c$$

2.5.2.2. Linearisation en aval de la source du signal, par un multiplicateur

soient E_c , le signal délivré par le capteur et E_L le signal linéarisé (sortie du linéarisateur), E_0 étant le signal à la sortie du multiplicateur




Fig. 2.12. Linearisation par un multiplicateur en aval.

L'expression de la sortie E_o du multiplicateur est :

$$E_o = \frac{E_x E_y}{E_{ref}} = \frac{E_c \cdot E_L}{E_{ref}},$$

les gains sur les deux voies d'entrée du sommateur étant a et b , ce dernier délivre :

$$E_L = a E_c + b E_o = a E_c + b \cdot \frac{E_c \cdot E_L}{E_{ref}}$$

$$\text{d'où : } E_L = \frac{a E_c}{1 - \frac{b E_c}{E_{ref}}}$$

Si le conditionneur du capteur est un pont de Wheatstone E_c a pour expression :

$$E_c = \frac{E_s}{4} \cdot \frac{\Delta R_c}{R_{co}} \cdot \frac{1}{1 + \frac{\Delta R_c}{2R_{co}}}$$

E_L devient alors :

$$E_L = \frac{a E_s}{4} \cdot \frac{\Delta R_c}{R_{co}} \cdot \frac{1}{1 + \frac{\Delta R_c}{2R_{co}} \left[1 - \frac{b}{2} \cdot \frac{E_s}{E_{ref}} \right]}$$

si on choisit $b = 2 E_{ref} / E_s$, on obtient

$$E_L = \frac{a E_s}{4} \cdot \frac{\Delta R_c}{R_{co}} = \frac{a E_s}{4 R_{co}} \cdot \Delta R_c$$

$$\Rightarrow E_L = K \Delta R_c$$

2.6 Spécifications techniques d'emploi

Les spécifications techniques du capteur susceptibles d'avoir une répercussion immédiate sur la qualité de la chaîne de mesures sont :

- l'étendue de mesure : les limites supérieure et inférieure du signal applicable à son entrée (plage du paramètre physique) qui garantissent un bon fonctionnement et des résultats corrects
- la constante de temps : la rapidité avec laquelle le capteur réagit aux évolutions de la grandeur physique
- la fonction de transfert
- le pouvoir de résolution : la plus petite variation du paramètre d'entrée qui donne lieu à une variation mesurable du signal de sortie
- la fidélité : l'aptitude du capteur à reproduire consécutivement le résultat correspondant à une même mesure dans des conditions identiques de fonctionnement et d'ambiance
- la stabilité : la conservation des performances à long terme
- le niveau énergétique de sortie : amplitude du signal de sortie.

III L'AMPLIFICATION DU SIGNAL

ANALOGIQUE

3.1. Le gain d'amplification

Le signal délivré par les capteurs est souvent d'un niveau énergétique très faible, (de l'ordre du millivolt pour les capteurs générateurs de tension) inférieur parfois à la résolution des convertisseurs analogiques - numériques courants, il convient alors de l'elever pour le ramener dans la plage définie par l'étendue de mesure de ces convertisseurs; c'est le premier rôle que joue l'amplificateur dans la chaîne de mesure.

La tension E_c à la sortie du capteur est en général une tension différentielle entre deux conducteurs a et b :

$$E_c = E_d = E_a - E_b,$$


E_a et E_b étant définies par rapport à la masse. Les amplificateurs utilisés sont de ce fait, du type différentiel (paragraphe 3.3.1)

La figure 3.1 donne le schéma d'une sortie de capteur amplifiée; on considère que:

- E_a est la tension statique appliquée entre l'entrée non inverseuse de l'amplificateur et la masse

- E_b la tension statique appliquée entre l'entrée inverseuse de l'amplificateur et la masse
- E_o la tension statique apparaissant entre la sortie de l'amplificateur et la masse.

Fig. 3.1



Le gain d'amplification différentielle est donnée par la relation :

$$A_d = \frac{E_o}{E_a - E_b} = \frac{E_o}{E_d}$$

Le gain d'amplification est donc une constante propre à l'amplificateur, et par laquelle il faut multiplier la différence des deux tensions appliquées à ses entrées, pour obtenir la tension de sortie :

$E_o = A_d (E_a - E_b) = A_d E_d$,
en pratique, A_d est le plus souvent supérieur ou égal à l'anité'

3.2. La tension de mode commun

si on considère les termes E_a et E_b tels que now

les avons définis dans le paragraphe précédent, la tension de mode commun représente la valeur de la tension commune entre E_a et E_b , soit :


$$E_{mc} = \frac{E_a + E_b}{2}$$

si on pose : $E_a = E_{mc} + \frac{Ed}{2}$

on a alors : $E_b = E_{mc} - \frac{Ed}{2}$

La tension de mode commun n'est support d'aucune information et est de ce fait indésirable dans une chaîne de mesure ; or cette tension peut être très supérieure au signal Ed et donc moyenner ce dernier, il convient alors de chercher à l'éliminer pour n'avoir à traiter dans la chaîne de mesure, que la tension Ed , seule source de donnée utile

fig. 3.2 : Représentation de l'échelle des tensions E_a , E_b , Ed et E_{mc}




3.2.1 Les origines de la tension de mode commun

La tension de mode commun a deux origines possibles : l'alimentation et la masse

3.2.1.1 . Tension de mode commun due à l'alimentation

Elle se produit lorsque la tension de mesure est la tension différentielle entre deux points dont le potentiel comporte un terme commun déterminé par la valeur de la tension d'alimentation. C'est par exemple le cas d'un capteur résistif conditionné par un pont de Wheatstone.

Fig 3.3. Tensions différentielles et de mode commun dans le cas du pont de Wheatstone.



Si l'on pose comme hypothèses que:

- les 3 résistances R sont identiques
- $R_C = R + \Delta R_C$
- $\Delta R_C \ll R$, on déduit alors:

$$E_a = \frac{E_S}{2} + \frac{E_S}{4} \cdot \frac{\Delta R_C}{R}, \quad E_b = \frac{E_S}{2}$$

puisque $\Delta R_C \ll R$ on a:

$$E_{mc} = \frac{E_a + E_b}{2} \approx \frac{E_S}{2},$$

On a alors une tension de mode commun E_{mc} peu différente de la tension E_S .

3.2.1.2 Tension de mode commun due à la masse

Elle provient du phénomène suivant: entre deux points de masse à la terre éloignés, il existe en général

- une impédance de masse Z_m de l'ordre de l'ohm
- une f.e.m de masse E_m qui a pour origines principales: les inductions électromagnétiques et la circulation du courant de retour des différentes installations électriques reliées à la même masse. (figure 3-a)





fig. 3.4. Circuit de mesure en présence d'une f.e.m. de masse



$E_b = E_m$ et $E_a = E_m + E_d$,
ce qui donne une tension de mode commun

$E_{mc} = E_m = E_b$
habituellement on a: $E_d \ll E_m$

3.2.2. Le taux de rejetion de mode commun

Dans le paragraphe 3.1, nous avons exprimé la sortie E_o de l'amplificateur en fonction des entrées par la relation:

$$E_o = A_d (E_a - E_b) = A_d E_d,$$

cette formule suppose des conditions idéales de fonctionnement pour lesquelles $E_{mc} = 0$. En réalité ce n'est jamais le cas et il faut considérer en plus du gain différentiel A_d , un gain de mode commun A_{mc}

La relation liant la sortie aux entrées devient :

$$\bar{E}_o = A_d (E_a - E_b) + A_{mc} \left(\frac{E_a + E_b}{2} \right)$$

$$\Rightarrow E_o = A_d E_d + A_{mc} E_{mc}$$

$$\Rightarrow E_o = A_d \left(E_d + \frac{A_{mc}}{A_d} E_{mc} \right).$$

Le terme $\frac{A_d}{A_{mc}}$ est appelé taux de rejetion de mode commun et noté Z_r , on a alors

$$E_o = A_d \left(E_d + \frac{1}{Z_r} E_{mc} \right).$$

Plus le taux de rejetion de mode commun Z_r est grand, plus l'influence de la tension de mode commun sur la tension de sortie, E_o , est réduite. On exprime souvent Z_r en décibels, soit :

$$Z_r = 20 \log_{10} \left(\frac{A_d}{A_{mc}} \right) [\text{décibels}]$$

Ainsi, la rejetion des signaux de mode commun est aussi l'une des fonctions essentielles de l'amplificateur dans la chaîne de mesure.


3.3. Les principaux types d'amplificateurs utilisés dans les chaînes de mesure

3.3.1 L'amplificateur différentiel

L'amplificateur différentiel est constitué :

- de deux voies amplificatrices; une voie inverseuse de gain $-A_1$ et une voie non inverseuse de gain A_2
- d'un sommateur, additionnant les tensions fournies par chacune des voies amplificatrices et dont la sortie est celle de l'amplificateur différentiel

Fig 3.5. Structure de l'amplificateur différentiel



L'amplificateur différentiel obéit les relations suivantes entre la tension de sortie E_o et les tensions d'entrées E_1 et E_2 :

idéalement on a:

$$E_0 = A_2 E_2 - A_1 E_1$$

si l'on tient compte de la tension de mode commun

$$E_{mc} = \frac{E_1 + E_2}{2}$$

on a alors :

$$E_0 = \frac{A_1 + A_2}{2} E_d + (A_2 - A_1) E_{mc}$$

$$\Rightarrow A_d = \frac{A_1 + A_2}{2} \quad \left. \begin{array}{l} \\ \\ \end{array} \right\} \Rightarrow \beta_1 = \frac{A_1 + A_2}{2(A_2 - A_1)}$$

$$A_{mc} = A_2 - A_1$$

Pour assurer une bonne rejetion de la tension de mode commun, l'amplificateur différentiel doit avoir ses deux gains A_1 et A_2 aussi voisins que possible

3.3.2. L'amplificateur d'instrumentation

C'est un module amplificateur différentiel, circuit intégré ou hybride, adapté au traitement de signaux en présence de tensions de mode commun relativement importante. Il présente en outre les caractéristiques générales suivantes:

- gain différentiel réglable : de 1 à 10^4
- impédances d'entrée très élevées : de l'ordre de $10^{10} \Omega$
- impédance de sortie très faible : de l'ordre de $0,1 \Omega$, réduisant l'influence de la charge sur le gain

- courants de polarisation des entrées très faibles, de quelques pA à quelques mA selon le type d'amplificateur, minimisant ainsi les variations des tensions d'entrée causées par des variations des résistances de source ou de liaison
- grande stabilité thermique des performances
- taux de rejetion du bruit commun B_r élevé, de l'ordre de 10^5 soit 100 dB

La tension de sortie E_o a pour expression :


$$E_o = A_d \left(E_d + \frac{1}{B_r} E_{enc} \right)$$

3.3.3. L'amplificateur d'isolement

L'amplificateur d'isolement est constitué :

- d'un étage A_1 dont l'entrée est un amplificateur opérationnel ou d'instrumentation alimenté par une source flottante et dont le point commun C_1 appelé "garde" est relié à la masse de la source du signal,
- d'un étage A_2 dont le point commun C_2 est relié à la masse commune de l'ensemble de l'ensemble en aval et de gain unité
- d'une barrière d'isolement qui rompt toute liaison ohmique entre les étages A_1 et A_2 , tout en permettant le transfert du signal entre ces deux étages par couplage électromagnétique ou optoélectrique.

fig 3.6 schéma de principe d'un amplificateur d'isolation $A_1 = A_d = \frac{R_2}{R_1}$



$$E_o = A_d E_d \left(1 + \frac{1}{\beta r_1} \cdot \frac{E_{mc_1}}{E_d} \right) + \frac{1}{\beta r_2} E_{mc_2}$$

La tension de mode commun du premier étage, E_{mc_1} , peut atteindre quelques dizaines de volts alors que celle du second étage E_{mc_2} peut atteindre des milliers de volts avec des taux de rejetion qui sont de l'ordre de $\beta r_1 = 100 \text{ dB } (10^5)$ et $\beta r_2 = 160 \text{ dB } (10^8)$

Ces caractéristiques de l'amplificateur d'isolation font qu'il trouve ses applications quand le signal à traiter est superposé à une tension de mode commun très élevée ou quand, pour des raisons de sécurité par exemple, la source du signal doit être isolée du reste de la chaîne de mesure


3. 4. Le filtrage

Lorsque l'amplificateur est sous forme de circuit intégré ou hybride, il peut contenir des circuits de filtrage qui assure généralement un filtrage suffisant du signal, mais pour certaines applications, il peut être nécessaire d'inclure dans la chaîne de mesure un module supplémentaire de filtrage.


Le rôle des filtres est de ne laisser passer que certaines fréquences sinusoïdales spécifiées, on distingue quatre types de filtres :

- le filtre passe-bas qui laisse passer les signaux dont la fréquence se situe entre 0 Hz et une valeur f_c spécifiée.

fig. 3.7. filtre passe-bas




a) circuit électrique




b) réponse idéale

- le filtre passe-haut qui laisse passer que les signaux dont la fréquence est supérieure ou égale à une valeur spécifiée f_c (fig. 3.8)






a) circuit électrique



b) réponse idéale

- le filtre passe-bande qui laisse passer les signaux dont la fréquence se situe entre deux valeurs limites spécifiées f_{c_1} et f_{c_2}

fig. 3. 9. filtre passe-bande




a) circuit électrique


b) réponse idéale

- le filtre coupe-bande qui arrête tous les signaux dont la fréquence se situe entre deux valeurs spécifiées f_{c_1} et f_{c_2}

fig. 3. 10. filtre coupe bande



a) circuit électrique



b) réponse idéale

Les filtres peuvent être du type RC (composé de résistances et de capacités, comme sur les figures 3.7 à 3.10), ou du type LC (composé d'inductances et de capacités, il suffit de remplacer les résistances par des inductances sur les figures 3.7 à 3.10). Les filtres LC sont plus coûteux que les filtres RC et il me sont préférés à ces derniers que lorsque le courant de charge est grand.

Pour une chaîne de mesure qui utilise des capteurs délivrant des tensions continues, le rôle principal du filtre est l'élimination des bruits. Le bruit se présente comme des signaux parasites de grandes fréquences par rapport au signal principal, et qui lui sont superposés. Le filtre passe-bas est donc le plus indiqué pour remplir cette fonction.

IV LE MULTIPLEXAGE

4.1. Définition

Multiplexer signifie en termes simples, faire passer plusieurs éléments à travers une issue qui ne peut contenir qu'un seul à la fois. Un multiplexeur est donc un circuit analogique et logique, ou logique tout court, qui présente plusieurs points d'entrées de signaux numérotés, et un seul point de sortie pour tous les signaux, il contient de ce fait une logique de contrôle qui permet de faire coïncider la sortie avec un seul des signaux d'entrées, dont le numéro est spécifié. On passe donc facilement d'un signal d'entrée à l'autre en envoyant dans le dispositif de contrôle du multiplexeur, les numéros adéquats. Il est possible de multiplexer aussi bien des voies de signaux analogiques que des voies de données numériques.


4.2. Le multiplexage numérique

Les multiplexeurs numériques sont constitués de composantes essentiellement logiques appelés portes logiques. Le multiplexeur le plus élémentaire contient au moins trois types de portes logiques ou, à la rigueur, des

circuits équivalents réalisant les fonctions de ces trois types de portes, ce sont :

- la porte inverseuse qui a une entrée et une sortie
- la porte ET (AND) qui a au moins deux entrées et une sortie
- la porte OU (OR) qui a aussi une sortie et au minimum deux entrées.

Fig. 4.1. la porte inverseuse




a) symbole

E	S
0	1
1	0

b) table de vérité

Fig. 4.2. la porte ET (AND)



a) porte Et à deux entrées

E ₁	E ₂	S
0	0	0
0	1	0
1	0	0
1	1	1




b) porte Et à trois entrées

E ₁	E ₂	E ₃	S
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Fig 4.3. la porte ou (OR)

E_1	E_2	S
0	1	1
0	0	0
1	1	1
1	0	1

a) porte ou à deux entrées

E_1	E_2	E_3	S
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1


b) porte ou à trois entrées

Le multiplexeur numérique ne manipule que des mots (ou nombres) binaires, certains sont composés pour sélectionner les chiffres (bit) d'un seul nombre binaire, on les appelle alors "data selector" en anglais. Une des applications pratiques de ce type de multiplexeur est la transmission en série de la sortie du multiplexeur, d'une donnée numérique qui se présente en parallèle à son entrée. La figure 4.4.a. présente le schéma de principe d'un "data selector" 4/1 et la figure 4.4.b., son schéma logique : le mot binaire se présente sur les lignes m à l'entrée, la sortie se fait par la ligne S et l'adresse est envoyée


au multiplexeur sous forme de nombre binaire sur les lignes a et b

Fig 4.6. "data selector 4/1"

a) schéma de principe




b) schéma logique




Le deuxième type de multiplexeur numérique permet la sélection d'un nombre parmi plusieurs, on l'appelle multiplexeur de mots (ou de nombres).

fig 4.5. multiplexeur de deux mots de 4 bit

a) schéma de principe : - deux mots d'entrée L et R



b) schéma logique




Le multiplexeur numérique est utilisé dans une chaîne d'acquisition de données, lorsqu'on adopte la solution décentralisée. (voir chapitre 2 : introduction)
Il réalise alors un multiplexage de mots


4.3. Le multiplexage analogique

Le multiplexeur analogique est composé à la fois d'éléments de traitement de signal analogique (le signal à transmettre) et d'éléments de traitement de signal numérique (l'adresse qui lui est envoyée sous forme de nombre binaire). Sa fonction est d'aiguiller le canal analogique choisi vers le circuit de traitement situé en aval. Il se comporte donc comme un simple commutateur à plusieurs entrées. Il peut être à entrées singulières, dans ce cas il transmet la tension statique des entrées par rapport à la masse et présente de ce fait une ligne de sortie, ou à entrées différentielles, il transmet alors par canal choisi, la tension différentielle entre deux lignes, et présente par conséquent deux lignes de sortie.

fig 4.6. multiplexeur analogiques: schémas de principe




a) entrées singulières




b) entrées différentielles

En pratique, on utilise des commutateurs électroniques formés de deux paires de transistors MOS complémentaires (CMOS) montés en parallèle. Ces commutateurs nécessitent des commandes complémentaires, la porte inverseuse (figure 4.7) permet de répondre à ce besoin.

fig. 4.7 commutateur CMOS



a) schéma de principe



b) caractéristique de résistance

Une analyse des schémas de la figure 4.7 nous permet de comprendre le fonctionnement de ce commutateur : La commande dont l'entrée est au point c est fournie par la logique de contrôle du multiplexeur, elle détermine la valeur de la tension V_{GS} des transistors.

Lorsqu'une tension E_c correspondant au "0" logique (qui est en pratique une tension située entre 0 et 1,5 volt) apparaît au point c, la tension V_{GS} du transis-

transistor N-MOS prend la valeur de E_C , la courbe caractéristique de résistance montre que sa résistance devient très grande, le transistor P-MOS lui par contre reçoit comme valeur de V_{DS} , la tension inverse de E_C grâce à l'inverseur, soit un "1" logique (tension entre 3,5 et 5 volts) et sa résistance devient également très grande ; il s'établit alors entre l'entrée E et la sortie S du signal analogique, une résistance équivalente d'ouverture (R_{OFF}) très grande, de l'ordre de $10^{11} \Omega$, le commutateur se comporte donc comme un interrupteur ouvert pour le signal analogique. (résistance infinie)


Lorsque la tension en C est un "1" logique, la tension V_{DS} du transistor N-MOS est aussi un "1" logique et sa résistance est très petite, la tension V_{DS} du transistor P-MOS est un "0" logique et sa résistance est également très petite. On obtient une résistance équivalente de fermeture (R_{ON}) très petite entre E et S de l'ordre de $10^3 \Omega$, le commutateur se comporte comme un interrupteur fermé.

En fonction de l'adresse qui lui est fournie, la logique de contrôle interne du multiplexeur détermine la valeur de la tension ("0" ou "1" logique) à envoyer sur la ligne de commande de chaque entrée de façon à laisser passer le signal du canal désiré.

Le schéma électrique équivalent d'un multiplexeur

analogique montre qu'en pratique, il introduit des erreurs sur la valeur de la tension transmise.

fig 4.8 schéma électrique équivalent d'un multiplexeur analogique (canal N°1 choisi)



- R_1 représente généralement l'impédance d'entrée d'un amplificateur
- I_p est le courant de polarisation de l'amplificateur
- I_F est la somme des courants de fuite des commutateurs ouverts
- R_e représente la résistance interne de la source du signal

Cette structure électrique introduit deux types principaux d'erreur par canal :

- l'erreur statique définie en terme de pourcentage du signal d'entrée (E_e) par la relation.

$$E_s = \frac{R_e + R_{on}}{R_e + R_1 + R_{on}} \times 100 \%$$

- la tension de décalage (offset voltage en anglais) définie par :

$$E_{\text{offset}} = (R_E + R_{\text{on}})(I_P + I_F)$$

En pratique, les multiplexeurs doivent avoir :

- des entrées protégées contre les surcharge (fig 6.9)
- une entrée de validation à commande logique (Enable) permettant d'ouvrir simultanément tous les commutateurs. Cette option permet la mise en cascade de plusieurs multiplexeurs pour étendre le nombre de canaux du système d'acquisition (fig. 6.10)

fig. 6. 9. circuit de protection d'entrée analogique (E ne peut pas dépasser 15 volts)





Fig. 6. 10. Mise en cascade de deux multiplexeurs à 8 entrées

(page suivante)

Fig. 4. 10



- Les lignes d'adresse A_0 , A_1 , A_2 sélectionnent un canal parmi huit au niveau de chaque multiplexeur.
 - La ligne A_3 sélectionne le multiplexeur
 - La ligne Enable valide les adresses envoyées dans les multiplexeurs


V ECHANTILLONNAGE ET MEMORISATION DU SIGNAL ANALOGIQUE

5.1 Théorie de l'échantillonnage

5.1.1 Motivation

Un convertisseur analogique numérique (CAN) réalise la conversion du signal analogique présenté à son entrée, en une période de temps déterminée appelée temps d'ouverture, noté t_a ("aperture time" en anglais). La vitesse de conversion requise dans une application particulière dépend de la variation du signal d'entrée E , postulant que la conversion s'effectue. Pendant la période de temps t_a on peut supposer que le signal à convertir présente une variation ΔE qui sera fonction du temps de montée de ce signal.

fig. 5.1 : variation du signal d'entrée d'un convertisseur pendant la conversion



Si nous prenons par exemple un signal sinusoïdal, la variation d'amplitude maximale est obtenue lorsque la sinusoïde passe par θ (zero) et l'on peut écrire

$$\frac{\Delta E}{t=0} = \frac{d(E \sin \omega t)}{dt} \times t_a = E \omega t_a$$

$$\text{d'où : } \frac{\Delta E}{E} = \omega t_a = 2\pi f t_a \quad (f \text{ étant la fréquence de la sinusoïde.})$$

Supposons alors qu'on veuille convertir un signal sinusoïdal de fréquence $f = 10^6 \text{ Hz}$ (10 kHz) et d'amplitude $E = 1 \text{ volt}$, avec une précision de 1% ($\Delta E < 10 \text{ mV}$), il faudra :

$$t_a < \frac{10^{-2}}{2\pi \cdot 10^6} = 160 \cdot 10^{-9} \text{ s}$$

soit $t_a < 160 \text{ n.s.}$

Nous voyons par cet exemple que si les variations du signal d'entrée sont rapides, il faut nécessairement utiliser un convertisseur A/N ultra-rapide, pour avoir une précision acceptable, le convertisseur sera par conséquent coûteux. Une solution économique consiste à utiliser un dispositif d'échantillonnage à l'entrée d'un convertisseur de vitesse moyenne. Ce dispositif, appelé échantillonneur-bloqueur (sample-and-hold en anglais) permet de réduire de manière appréciable

le temps d'ouverture du système car son temps d'acquisition est relativement faible, il doit en outre maintenir constante, la valeur échantillonnée pendant toute la durée de la conversion (le paragraphe 5-2 est consacré à l'étude de l'échantillonneur-bloqueur)


5. 1. 2. Definitions et principes de l'échantillonnage

5. 1. 2. 1 échantillonnage simple

Echantillonner une fonction continue (ou un signal continu), c'est prélever la valeur de cette fonction pendant un intervalle de temps, de manière répétée ; c'est donc lui substituer une autre fonction, discontinue obtenu à partir de la fonction continue par décapage de cette dernière . Une telle substitution est appelée échantillonnage régulier ou périodique lorsque les prélèvements sont effectués à un rythme régulier ; l'intervalle entre deux échantillons successifs, appelé pas d'échantillonnage, est dans ce cas constant. L'échantillonnage irrégulier est un échantillonnage à pas variables

fig 5. 2 →


Fig. 5.2 Echantillonnage de fonctions continues

a) échantillonnage régulierb) échantillonnage irrégulier5.1.2.2. échantillonnage bloqué

L'échantillonnage est réalisé par des impulsions dont la durée est τ (fig 5.2); au cours d'un échantillonnage simple la fonction continue garde son allure pendant le temps τ , quand on effectue un échantillonnage bloqué on s'arrange à l'aide d'un dispositif adéquat à avoir la valeur échantillonnée constante durant le temps τ , et égale à la valeur de la fonction continue à l'instant t_0 . C'est ce deuxième mode d'échantillonnage qui est utilisé dans les chaînes $f(t)$ de mesure utilisant un convertisseur A/N

fig. 5.3. échantillon-

mage bloqué d'
une fonction con-
tinue



5. 1. 2. 3 fréquence d'échantillonnage

Lorsqu'un signal doit être échantillonné, il est important de se demander si on peut pouvoir reconstituer le signal continu de départ à partir des échantillons prélevés ou non. La réponse à cette question permet de déterminer les limites de fréquences dans lesquelles l'échantillonnage doit être réalisé. En effet, le théorème d'échantillonnage (appelé aussi théorème de Shannon) stipule que : "un signal $f(t)$ dont le spectre est limité à la fréquence F_{max} , est entièrement déterminé par une complète de ses échantillons prélevés à des intervalles de temps réguliers de valeur $T = 1/2F_{max}$ ". La démonstration de ce théorème se fait par l'étude de la transformée de Fourier du signal échantillé (signal discontinu). Nous ferons grâce au lecteur de cette démonstration qui n'est pas indispensable à la compréhension du sujet général que nous traitons. Le théorème signifie en d'autres termes que pour pouvoir reconstituer un signal initial continu à partir du signal échantillé, il faut que l'échantillonnage soit effectué à une fréquence supérieure ou égale au double de la composante fréquentielle maximale du signal initial.

5. 2 L'échantillonneur-bloqueur

5. 2. 1. fonctionnement


Le rôle de l'échantillonneur-bloqueur ayant été défini dans les paragraphes précédents, nous allons immédiatement nous intéresser à son mode de fonctionnement. Comme son nom l'indique, il fonctionne suivant deux états :

- l'état échantillonneur pendant lequel il suit les variations instantanées du signal d'entrée. Il se comporte alors comme un simple suiveur (amplificateur à gain unitaire) et le signal à son entrée est égal au signal à sa sortie (aux erreurs de fonctionnement près)
- l'état bloqueur au cours duquel il memorise la dernière valeur instantanée du signal avant le passage en mode blocage

Le passage d'un mode à l'autre est réalisé par un commutateur électronique commandé par une logique de contrôle digitale.


fig 5. 4. Forme d'ondes
d'un échantillonneur-
bloqueur idéal

commutateur Echantillon-
nage / blocage (E/B)



5.2.2. Conception


Fig. 5.5. circuit équivalent d'un échantillonneur-bloqueur



Partant du circuit électrique équivalent de l'échantillonneur-bloqueur nous pouvons expliquer son fonctionnement : - lorsque l'interrupteur I est fermé, la sortie E_o est égale à l'entrée E_i et la capacité est également chargée à la valeur de E_o , la sortie suit l'évolution de la tension d'entrée

- quand on ouvre l'interrupteur, la sortie E_o est isolée de l'entrée E_i , mais la capacité C qui est chargée de la valeur instantanée de E_i juste avant l'ouverture de l'interrupteur, impose sa tension de charge à la sortie. En pratique, la configuration minimale d'un échantillonneur bloqueur est donnée par la figure 5.6

fig. 5.6 :




- L'interrupteur est un transistor du type MOSFET, nous avons vu dans l'étude du multiplexeur analogique comment on pouvait se servir de ce genre de transistor comme commutateur électronique à commande digitale.

- On recommande pour c d'utiliser des capacités diélectriques en polycarbonate, polyéthylène ou en teflon.

- Un amplificateur monté en suiveur est placé entre la capacité et la sortie. Avec sa grande résistance d'entrée, et par conséquent son faible courant de polarisation, l'amplificateur suiviteur permet une isolation entre la capacité et la charge branchée à la sortie, ce qui lui assure un temps de déchargement très grand (inispensable pour maintenir la tension de sortie constante durant la période de blocage).

Mais un échantillonneur-bloqueur conçu selon le schéma de la figure 5.6 présente un inconvénient majeur: Le condensateur C charge la source du signal, ce qui peut provoquer soit des oscillations soit une insuffisance de courant pour charger rapidement la capacité. Le schéma de la figure 5.7 permet de prévenir ce double risque.

Fig. 5.7.



Ce montage présente les avantages suivants :

- isolation entre la capacité et la sortie par le suivreur de sortie
- isolation entre l'entrée et la capacité par le suivreur d'entrée
- la boucle de contre-reaction permet à la sortie de suivre avec précision les variations de faible fréquence du signal d'entrée

Ces avantages font de ce dernier type de conception, celle le plus exploitée par les constructeurs d'échantillonneur - bloqueur.

5.2.3. Caractéristiques d'un échantillonneur - bloqueur

Un échantillonneur idéal devrait avoir les caractéristiques suivantes :

- suivreurs sans erreur pendant l'échantillonnage;
- temps de commutation nul;
- temps d'établissement nul;
- temps de maintien (blockage) infini.

L'échantillonneur réel s'écarte plus ou moins de ces caractéristiques; cela affecte sa précision et limite la dynamique du signal d'entrée.

VJ LA CONVERSION ANALOGIQUE -

NUMERIQUE


6.1 Définition

Un convertisseur analogique-numérique (C.A.N en abrégé) est un dispositif qui reçoit un signal analogique A et le transforme en un signal numérique N , en le comparant à une tension de référence V_{ref} . Dans un C.A.N idéal, le signal d'entrée A et le signal de sortie N sont liés par la relation :

$$N = \frac{A}{U_{ref}}$$

N'est en général un nombre binnaire considéré comme étant l'approximation la plus proche du résultat compte tenu de la résolution du convertisseur

Fig. 6.1 : schema de principe d'un. C.A.N



On peut alors écrire :

$$A = U_{ref} \left(\frac{b_1}{2} + \frac{b_2}{4} + \dots + \frac{b_m}{2^m} + \frac{b_{m+1}}{2^{m+1}} + \dots \right)$$

La longueur du mot binaire N obtenue avec un C.A.N est forcément limitée à un nombre m de bit, on a alors

$$A \approx U_{ref} \left(\frac{b_1}{2} + \frac{b_2}{4} + \dots + \frac{b_m}{2^m} \right)$$

Les termes $\frac{b_{m+1}}{2^{m+1}}, \frac{b_{m+2}}{2^{m+2}}$ etc..., que l'on néglige, représente l'erreur de quantification. Cette erreur peut être majorée par la valeur $\frac{1}{2} \frac{U_{ref}}{2^m}$:

$$\left| A - \frac{U_{ref}}{2^m} N \right| \leq \frac{1}{2} \frac{U_{ref}}{2^m}$$

La fonction de transfert d'un C.A.N peut être alors définie comme suit :

- les tensions numinales d'entrée pour lesquelles l'erreur est nulle, sont données par l'égalité :

$$E_{non} = U_{ref} \left(\frac{b_1}{2} + \frac{b_2}{4} + \dots + \frac{b_m}{2^m} \right),$$

les différents b_i étant 0 ou 1

- l'ensemble des tensions d'entrée qui fournit une valeur particulière du signal de sortie, vérifie les

inégalités :

$$E_{\text{num}} - \frac{1}{2} \frac{U_{\text{ref}}}{2^m} < A < E_{\text{num}} + \frac{1}{2} \frac{U_{\text{ref}}}{2^m}$$

Nous avons jusque là supposé (et il en sera ainsi dans le reste du texte, sauf indication contraire) que la tension à convertir est positive, en réalité elle peut être positive ou négative ; il faut alors utiliser un code bipolaire (code amplitude plus bit de signe, ou code binaire décalé)

6.2 Classification des convertisseurs analogiques-numériques

Du fait de la grande diversité des C.A.N., leur classification est très delicate, cependant, trois critères principaux peuvent être dégagés à ce sujet, on distingue :

- les convertisseurs directs et les convertisseurs indirects. Pour les premiers, le signal numérique se forme directement, par exemple, par comparaison avec une suite de tensions pondérées, pour les seconds, le signal est transformé en un signal intermédiaire, un temps par exemple, qui est lui même transformé en signal numérique

- les convertisseurs avec ou sans contre-reaction.

Les C.A.N avec contre-reaction possèdent une boucle de

retour dans laquelle on trouve un CNA (convertisseur numérique analogique : le CNA réalise la fonction inverse du CAN). Dans ce cas, le signal numérique de sortie est ramené à l'entrée après une conversion numérique analogique ; il est alors comparé au signal analogique initial, et en fonction de la réponse du comparateur, les corrections nécessaires sont faites sur le résultat numérique.

- les C.A.N analogiques où les techniques analogiques, génération de rampe de tension, charge de condensateurs etc., occupent une place de choix, et les C.A.N. logiques qui au contraire font un large appel aux techniques numériques.

6.3 Les paramètres caractéristiques des convertisseurs analogiques - numériques

Les principales caractéristiques d'un C.A.N sont :

- la fonction de transfert;


La fonction de transfert idéale d'un C.A.N de résolution n est définie par les deux équations :

$$E_{num} = U_{ref} \left(\frac{b_0}{2} + \frac{b_1}{4} + \dots + \frac{b_n}{2^n} \right)$$

$$E_{num} - \frac{1}{2} \frac{U_{ref}}{2^n} < A < E_{num} + \frac{1}{2} \frac{U_{ref}}{2^n}$$

la tension de référence U_{ref} appelée aussi pleine échelle représente l'étendue de la tension à convertir

fig 6.2 caractéristique de transfert d'un C.A.N ideal



- la résolution;

La résolution définit la plus petite variation de tension que le convertisseur peut coder compte tenu du nombre de bit du nombre binaire N à sa sortie, elle s'exprime par la relation :

$$r = \frac{U_{ref}}{2^n}$$

où. - r est la résolution (en volts)

- n le nombre de bit de N ,

pour une tension de référence $U_{ref} = 10$ volts, le tableau

6.1 donne la résolution en fonction du nombre de bit (n) de N

Tableau 6.1 résolution

$U_{ref} = 10 \text{ volts}$	
n	$r (\text{volt})$
8	$3.9 \cdot 10^{-2}$
10	$9.7 \cdot 10^{-3}$
12	$2.4 \cdot 10^{-3}$
14	$6.1 \cdot 10^{-4}$
16	$1.5 \cdot 10^{-4}$

- le temps de conversion;

C'est le temps nécessaire pour obtenir en sortie, un signal numérique correspondant au signal analogique présenté à l'entrée avec la précision désirée; il s'exprime généralement en microsecondes (μs) ou en millisecondes (ms). En général, les constructeurs donnent la fréquence maximale de conversion dont l'inverse est la somme du temps de conversion et du temps nécessaire à l'initialisation du convertisseur. Selon les techniques de conversion employées, le temps de conversion dépend ou non de l'amplitude du signal analogique à convertir.

- la précision;

La précision d'un C.A.N est définie par l'écart entre la

valeur théorique de E_{num} fournissant un nombre N à la sortie et la valeur réelle de A fournissant effectivement ce nombre, idéalement, cet écart devrait être majoré par la moitié du quantum, $(\frac{U_{ref}}{2^n} \times \frac{1}{2})$, qui représente l'erreur de quantification ; en réalité, d'autres sources d'erreurs s'ajoutent à la quantification, on obtient alors une erreur résultante qui est souvent exprimée en pourcentage (%) ou en fraction du quantum

- les C.A.N bipolaires;

pour les C.A.N. bipolaires, la définition de certains paramètres doit être légèrement modifiée :

- l'expression de la fonction de transfert idéale dépend du code utilisé, par exemple pour le code binnaire, elle s'exprime par les équations :

$$E_{num} = 2U_{ref} \left(\frac{b_1}{2} + \frac{b_2}{4} + \dots + \frac{b_n}{2^n} \right) - U_{ref}$$

$$E_{num} - \frac{1}{2} \frac{U_{ref}}{2^n} < A < E_{num} + \frac{1}{2} \frac{U_{ref}}{2^n},$$

la pleine échelle devient :

$$A_{max} - A_{min} = 2U_{ref} - \frac{U_{ref}}{2^n}$$

6.4. Les erreurs dans les convertisseurs analogiques-numériques

Les performances d'un C.A.N diffèrent généralement

lement de celles que la théorie permet d'espérer. Ces différences sont dues à trois types principaux d'erreurs :

- l'erreur de gain ;

La première équation de la définition de la fonction de transfert idéale est :


$$E_{\text{num}} = U_{\text{ref}} \left(\frac{b_1}{2} + \frac{b_2}{4} + \dots + \frac{b_m}{2^m} \right),$$

en réalité il faut multiplier le second membre de cette équation par une constante K


$$E_{\text{num}} = K U_{\text{ref}} \left(\frac{b_1}{2} + \frac{b_2}{4} + \dots + \frac{b_m}{2^m} \right),$$

en théorie, on suppose K égale à l'unité ($K=1$), mais dans la pratique, K s'écarte légèrement de l'unité, et c'est cet écart qui engendre l'erreur de gain, exprimée habituellement en pourcentage de la valeur de la tension mesurée


fig. 6.3. erreur de gain



- l'erreur de décalage,
 elle est définie par l'écart entre la valeur pratique de la tension appliquée à l'entrée qui met dans l'état 1, le bit de plus faible poids (LSB) et la valeur théorique de la tension effectuant ce changement. Cette erreur est en général exprimée en pourcentage de la pleine échelle

fig. 6.4. erreur de décalage

- l'erreur de linearité,
 elle peut être définie comme l'écart entre la caractéristique idéale, tracée à partir de la courbe de la fonction de transfert théorique, et celle obtenue à partir de la courbe réelle de la sortie en fonction de l'entrée, elle est exprimée en pourcentage de la pleine échelle



Il est à noter en dernière remarque que les valeurs de ces trois types d'erreurs varient en fonction de la température, ces variations sont exprimées en ($\%/\text{°C}$) ou en ($\mu\text{V}/\text{°C}$)

6. 5. Les techniques de conversion analogique - numérique

Les techniques de conversion exploitées par les constructeurs de C.A.N sont très nombreuses et variées, nous ne présenterons dans ce paragraphe que les plus utilisées en pratique.

Dans la série des convertisseurs analogiques, nous traiterons :

- du convertisseur à rampe

- du convertisseur à double rampe
- du convertisseur incrémental à rampe
- du servoconvertisseur

Dans la série des convertisseurs logiques, les plus connus sont :

- le convertisseur parallèle
- le convertisseur d'approximations successives

6. 5. 1 Les convertisseurs analogiques

Nous rappelons que cette appellation désigne les convertisseurs analogiques-numériques pour lesquels, la partie prépondérante de fonctionnement est analogique, par exemple, la génération de tension linéairement variable.

6. 5. 1. 1. Le convertisseur à rampe





Fig. 6. 6. Schéma de principe du convertisseur à rampe * RAZ = remise à zéro

Le convertisseur à rampe est l'un des plus simples et des plus pratiques, sa réalisation nécessite très peu de composantes, il est également appelé convertisseur à modulation de largeur d'impulsion, car on fait correspondre à une valeur de la tension d'entrée A , une impulsion dont la largeur est proportionnelle à cette tension.

fig. 6.7. diagramme des temps du convertisseur à rampe



Faisons une analyse du schéma de principe, pour comprendre son mode de fonctionnement.

Avant le départ de la conversion, l'interrupteur S est fermé, ce qui autorise la décharge de la capacité C . Le départ de la conversion se produit à l'instant t_0 , par l'envoi sur la ligne départ d'une impulsion, la logique de

commande remet alors le compteur à zéro et ferme l'interrupteur S_1 , la source de courant à charge la capacité et la rampe de tension obtenue est appliquée à l'une des entrées du comparateur, l'autre entrée recevant le signal à convertir. (La sortie du comparateur est au niveau bas lorsque les tensions appliquées à ses entrées sont différentes, elle passe au niveau haut lorsque les tensions à ses entrées deviennent égales). Au début de la conversion, la sortie du comparateur est au niveau bas, l'inverseur permet alors l'ouverture de la porte logique et le signal d'horloge de période T est appliqué au compteur.

Lorsqu'à l'instant t_1 , la tension aux bornes du condensateur C atteint la valeur de A , le comparateur passe à l'état haut, la porte logique se ferme, le compteur s'arrête, conservant dans son registre la dernière valeur du comptage (N), juste avant son arrêt.

La tension de la rampe a alors pour expression :

$$E_C = \frac{i(t_1 - t_0)}{C} = A$$

puisque la durée du comptage est également $(t_1 - t_0)$, on a : $t_1 - t_0 = N \cdot T$

$$\Rightarrow A = \frac{i}{C} \cdot N \cdot T$$

i , C , et T étant des constantes connues, on a finale-

ment :

$$A = KN \quad (K = \text{cte}),$$

on retrouve alors facilement la valeur de la tension A à partir du nombre N.

Le convertisseur à rampe présente deux avantages :

- sa simplicité de construction,
- son coût faible

Par contre, il est assez lent, son temps de conversion est de l'ordre de la milliseconde, et d'une précision moyenne, les sources d'erreurs sont nombreuses : - le générateur de dents de scie (la constance du courant i) n'est pas précis

- la capacité peut subir de légères variations au cours de l'opération


- la comparaison est faite avec une précision limitée etc..

6. 5. 1. e . Le convertisseur à double rampe

La technique du convertisseur à double rampe est une conception visant à améliorer la précision du système précédent, en procédant par double intégration. La figure 6.1 représente son schéma de principe



fig. 6.8 schéma de principe d'un convertisseur à double rampe



Avant de nous intéresser à son fonctionnement proprement dit, faisons trois remarques préliminaires

- les interrupteurs I_1 et I_2 travaillent en opposition de phase

- les tensions A et U_{ref} doivent être de polarités opposées, le générateur - détecteur de polarité fournit la tension U_{ref} en fonction du signe de A
- A est supposée constante durant toute la conversion

du début de la conversion, le condensateur C est décharge. lorsque le signal de départ est envoyé sur la ligne départ, il provoque l'enchaînement suivant


des événements :

- le compteur est remis à zéro,
- cette première initialisation du compteur provoque, par l'intermédiaire de la logique de commande, la fermeture de l'interrupteur I_1 , la tension A_{ref} est alors appliquée à l'intégrateur,
- la sortie du comparateur passe au niveau bas, l'inverseur ouvre la porte logique, le signal d'horloge est alors appliquée au compteur
- La tension de sortie de l'intégrateur décroît linéairement suivant la loi $- \frac{1}{RC} t$, tant que le compteur n'a pas atteint sa valeur maximale (l'état 11...1); cette valeur est atteinte au bout de $(2^m - 1)$ impulsions d'horloge,
- l'impulsion suivante de l'horloge (N° 2^m) remet le compteur à zéro.
- cette deuxième initialisation du compteur provoque la fermeture de l'interrupteur I_2 , la tension U_{ref} est alors appliquée à l'intégrateur,
- celui-ci fournit une tension croissante suivant la loi $\frac{1}{RC} U_{ref} t$, pendant ce temps, le compteur re-commence un nouveau cycle de comptage,
- lorsque la tension à la sortie de l'intégrateur s'annule, le comparateur passe à l'état haut, l'inverseur bloque la porte logique, empêchant ainsi le passage des impulsions d'horloge,

- le comptage s'arrête et le nombre d'impulsions N de ce deuxième comptage est conservé dans le registre du compteur; c'est la fin de la conversion.

Si T est la période de l'horloge appliquée au compteur, les temps de la première et de la seconde intégrations sont respectivement : $(2^n-1)T$, NT

fig 6.9 Cycle de conversion



On peut écrire : $E_x = \frac{A}{Rc} (2^n-1)T = \frac{U_{ref}}{Rc} NT$

$$\Rightarrow A = U_{ref} \frac{N}{2^n-1}$$

U_{ref} et $(2^m - 1)$ étant des constantes connues, on peut écrire :

$$A = kN$$

L'amélioration de la précision est obtenue, en grande partie à cause du fait que les sources d'erreurs affectent de la même manière les deux intégrations. Les erreurs sont compensées au niveau du résultat final puisque ce dernier découle de la comparaison des deux intégrations.

Par contre le temps de conversion est plus long car il faut compter pour la pleine échelle ($A = U_{ref}$), $2^m - 1$ impulsions d'horloge, soit le double du temps du convertisseur à rampe.

Les convertisseurs à rampe et à double rampe sont des CAN indirects puisqu'ils font intervenir le temps comme variable intermédiaire

6. 5. 1. 3 Le convertisseur incrémental à rampe

Contrairement aux deux convertisseurs précédents, le convertisseur incrémental à rampe, appelé aussi convertisseur à comptage, est un convertisseur direct.

Son schéma de principe est donné par la figure

6. 10





fig 6.10. schéma de principe d'un convertisseur incrémental à rampe



Son principe de fonctionnement est très simple : l'entrée analogique A est comparée à la sortie du convertisseur numérique-analogique (CNA) qui reçoit sur ses entrées digitales, les sorties du compteur binaire. La conversion commence à l'arrivée d'une impulsion sur la ligne départ ; la logique de commande applique les impulsions d'horloge au compteur ; lorsque la tension délivrée par le CNA égale la tension à convertir A , la sortie du comparateur passe à l'état haut, le comptage s'arrête et son contenu est transféré dans le registre de sortie, puis, il est remis à zéro pour une nouvelle

conversion.

Le nombre N inscrit dans le registre de sortie correspond à la transcription en binaire de la tension A avec une erreur idéale majorée par la relation

$$\left| A - N \frac{U_{ref}}{2^m} \right| \leq \frac{1}{2} \frac{U_{ref}}{2^m}$$

U_{ref} étant la tension de référence du CNA. Signons que la fonction de transfert d'un CNA est :

$$U = N \frac{U_{ref}}{2^m}$$


- U étant la tension de sortie analogique du CNA
- N le nombre binaire appliqué à son entrée digitale
- m , la résolution (exprimée en nombre de bit) du CNA

L'intérêt de ce convertisseur réside dans le fait que deux éléments seulement influent sur sa précision : le CNA et le comparateur. Par contre, le temps de conversion est assez long (de l'ordre de la milliseconde en pratique), il atteint 2^m impulsions d'horloge pour la pleine échelle, de plus, les périodes d'horloge doivent être suffisamment longues pour tenir compte du temps de stabilisation de la sortie du CNA et du temps de la comparaison des tensions analogiques.

6.5.1.4 Le servoconvertisseur

Une limitation du convertisseur incrémental à rampe résulte dans le fait que le compteur est remis à zéro à la fin de chaque conversion ; même si la variation du signal a été faible entre deux conversions consécutives, il faut prévoir la possibilité de compter 2^n impulsions d'horloge pour chaque conversion. Le servoconvertisseur a été conçu pour palier à cet inconvénient.

fig 6.11. schéma de principe du servoc-
vertisseur



Il utilise un compteur-décompteur et son mouvement du fait qu'il comporte une boucle chargée d'annuler constamment le signal d'erreur constitué par la différence entre la tension à convertir A et la tension U à la sortie du CNA, ce qui fait penser deux boucles d'asservissement.

Suivant que le signal d'erreur est positif ou négatif, le comparateur délivre un signal logique de niveau "0" ou "1" et le signal d'horloge est envoyé à travers les portes 1 ou 2 sur l'entrée qui décrémente le compteur ou sur celle qui l'incrémente. Ainsi le signal de sortie du CNA suit en permanence les variations du signal A .

Ce convertisseur trouve ses applications dans les cas où on a besoin de suivre continuellement les variations du signal à convertir.

Si la tension A est constante, le dernier bit du compteur oscillera entre 0 et 1

6.5.2 Les C.A.N logiques


Pour opposition aux C.A.N analogiques, les C.A.N logiques comportent une partie logique plus importante que la partie analogique, aussi bien en ce qui concerne le fonctionnement qu'en ce qui concerne la réalisation.

6.5.2.1 Le convertisseur parallèle

Le convertisseur parallèle est un convertisseur doté à seuils multiples ; la tension A à convertir est comparée en même temps à $(2^n - 1)$ tensions étalons valant respectivement : (de bas en haut sur le schéma de la figure 6.12)

$$\frac{1}{2} \frac{U_{ref}}{2^n}, \frac{3}{2} \frac{U_{ref}}{2^n}, \frac{5}{2} \frac{U_{ref}}{2^n}, \dots, \frac{2^n-3}{2} \frac{U_{ref}}{2^n}$$

Cela permet de connaître rapidement le nombre binaire N correspondant à la tension A



La figure 6.12 représente le schéma de principe d'un C.A.N parallèle à n bits.

Ainsi donc, un convertisseur parallèle de n bits comprends

- $(2^n - 1)$ comparateurs recevant chacun la tension A à convertir et l'une des $(2^n - 1)$ tensions étalons
- un réseau de résistance permettant d'établir ces tensions étalons
- une logique de codage qui élabore l'information de sortie N sous la forme d'un code binaire en fonction des signaux fournis par les comparateurs. Cette logique est construite à partir d'une combinaison de portes logiques

Lorsqu'une tension A est appliquée à l'entrée, les comparateurs se divisent en deux groupes :

- les p premiers comparateurs pour lesquels, A est supérieure à la tension étalon et dont la sortie est mise au niveau haut ("1" logique)
- les $\{(2^n - 1) - p\}$ restant dont la sortie reste au niveau bas ("0" logique).

A partir de ces informations, la logique de codage élabore le nombre N

Le C.A.N parallèle détient le record de rapidité (de l'ordre de quelques dizaines de nanosecondes en pratique) mais son utilisation n'est envisageable que pour les applications nécessitant au plus 5 bits de

résolution, car le nombre de comparateurs croît rapidement avec le nombre de bit ; par exemple un C.A.N parallèle de 8 bits nécessite :

$(2^8 - 1) = 255$ comparateurs,
et pour un 16 bit il faut

$(2^{16} - 1) = 65535$ comparateurs !

La logique de codage devient également plus complexe

6.5.2.2. Le convertisseur à approximations successives

C'est le plus populaire de tous les convertisseurs analogiques-numériques car il présente le meilleur rapport performances/prix ; aussi figure-t-il aux catalogues de presque tous les constructeurs. Il n'est pas étonnant donc, que notre choix soit porté sur ce type de convertisseur pour la réalisation pratique de ce projet, et c'est pour cette dernière raison que nous allons l'étudier en détail.

L'expression de la tension A à convertir est :


$$A = U_{ref} \left(\frac{b_1}{2} + \frac{b_2}{2^2} + \dots + \frac{b_n}{2^n} \right)$$

et la procédure est la suivante :

- dans une première étape, on compare A et une tension $U_1 = \frac{U_{ref}}{2}$, si A est inférieure à U_1 , alors

$b_1 = 0$ et il faut remplacer $U_{ref}/2$ par $U_{ref}/4$; si A est supérieure à U_2 , on sait que $b_1 = 1$ et il faut ajouter $U_{ref}/4$

fig. 6.13. schéma de principe du convertisseur à approximations successives




- dans la deuxième étape, on compare A à $U_2 = b_1 U_{ref}/2 + U_{ref}/4$, si A est supérieure à U_2 $b_1 = 1$ et il faut ajouter $U_{ref}/8$ si non $b_1 = 0$ et il faut remplacer $U_{ref}/4$ par $U_{ref}/8$
- on répète les mêmes opérations pour les tensions $U_{ref}/8$, $U_{ref}/16 \dots$ jusqu'à $U_{ref}/2^n$
- après l'étape de la dernière comparaison qui

porté sur $U_{ref}/2^n$, on peut affirmer que :

$$A = U_{ref} \left(\frac{b_1}{2} + \frac{b_2}{2^2} + \dots + \frac{b_n}{2^n} \right)$$

fig. 6.14. Cycle de conversion d'un c. A/N à approximations successives de 3 bits

on veut convertir une tension $A = \frac{5,5}{8} U_{ref}$



- Le convertisseur à approximations successives est composé de :
- un C.N.A. qui génère les tensions pondérées
 - un comparateur qui compare la tension A et les différentes tensions pondérées
 - une logique de commande qui comprend
 - un registre à décalage qui permet de générer les tensions étalons l'une après l'autre
 - m bascules D (une par bit), qui fournissent la valeur des différents bits de N en fonction du résultat de chaque comparaison
 - un registre de sortie qui stocke l'information pendant la conversion

Le nombre N peut être transmis en série au fur et à mesure que les différents bits sont déterminés ou en parallèle à la fin de la conversion.

Le temps de conversion est assez faible, de l'ordre de 10⁻⁶s en pratique, la conversion ne dure que (m+3) périodes d'horloge.

La précision est également assez bonne et comme nous l'avons souligné au début de ce paragraphe, le convertisseur à approximations successives est considéré comme l'un des meilleurs compromis précision-rapidité.

VII L'INTERFACE ANALOGIQUE : MODE D'INTERFAÇAGE AVEC UN MICRO- PROCESSEUR

Nous avons en introduction présenté l'interface analogique comme étant l'ensemble de tous les éléments de la chaîne de mesure comprise entre les capteurs et l'unité de traitement numérique (l'ordinateur). Si nous adoptons par exemple la solution du multiplexage analogique juste après les capteurs, ces éléments sont, en suivant l'évolution du signal analogique :

- le multiplexeur analogique
- l'amplificateur
- le filtre
- l'échantillonneur - bloqueur
- le convertisseur analogique numérique.

Pour des applications où il n'y a pas de risque d'avoir un niveau de bruit élevé, ou si on utilise un amplificateur sous forme de circuit intégré ou hybride qui contient son propre circuit de filtrage, l'emploi d'un module séparé de filtrage n'est pas nécessaire.

On peut également se passer de l'échantillonneur - bloqueur lorsque par exemple, on estime que la variation du signal analogique pendant le temps de conversion est très lente par rapport à la sensibilité du C.A.N

Mais en plus des composantes utilisées pour le traitement du signal analogique, l'interface contient également des éléments servant à la liaison avec l'unité de traitement numérique de manière à ce que les échanges de données entre l'interface et l'ordinateur se fassent selon les conditions dictées par le fonctionnement du microprocesseur. Nous l'entrerons dans ce chapitre de traiter, avec un esprit de concision, du mode d'interface des microprocesseurs en insistant sur l'exemple qui nous préoccupe.

7. 1 Configuration d'un système à microprocesseur


Un microprocesseur se présente sous forme d'un circuit intégré présentant plusieurs broches. Ce sont ces broches qui permettent au microprocesseur de communiquer avec l'extérieur, elles sont classées en trois groupes appelés bus :

- le bus de données
- le bus d'adresse
- le bus de contrôle

Le nombre de lignes (broches) du bus de données permet de classer les microprocesseurs, on distingue ainsi les microprocesseurs à 4 bits, 8 bits, 16 bits etc..., selon que leur bus de données comprend respectivement

4, 8, ou 16 lignes.


fig. 7.1 présentation d'un microprocesseur



Le microprocesseur peut être lié à plusieurs éléments à la fois ; ces éléments sont en général :

- des modules de mémoire vive (RAM)
- des modules de mémoire morte (ROM)
- des interfaces pour des organes d'entrée-sortie (appelés périphériques), l'interface analogique d'un système d'acquisition de données par exemple.

fig. 7.2 : le microprocesseur et son environnement



Pour communiquer efficacement avec ces éléments, le microprocesseur se sert de son bus d'adresse pour les distinguer, du bus de données pour envoyer ou recevoir des informations, du bus de contrôle et d'une série d'instructions microprogrammées pour coordonner et synchroniser les échanges de données.

7. 2 Les techniques d'entrée-sortie

L'échange de données entre le microprocesseur et son environnement se fait suivant trois techniques :

- les entrées-sorties programmées
- les entrées-sorties par interruption
- les entrées-sorties par accès direct mémoire

Pour chaque technique, il existe deux structures possibles d'entrée-sortie (E/S) :

- la structure E/S par instruction mémoire, pour laquelle, les organes d'entrée-sortie sont traité comme des positions mémoires. Le microprocesseur doit posséder alors :
 - une instruction de lecture
 - une instruction d'écriture
 - un signal de lecture (bus de contrôle)
 - un signal d'écriture (bus de contrôle)
- la structure E/S par instruction E/S, dans ce cas le microprocesseur fait une distinction entre les modules de mémoire et les organes d'entrée-sortie

- on a alors :
- une instruction de lecture mémoire
 - une instruction d'écriture mémoire
 - une instruction de lecture périphérique
 - une instruction d'écriture périphérique
 - les quatre signaux correspondants

En pratique chaque microprocesseur utilise l'une ou l'autre des deux structures mais pas les deux à la fois, par exemple le microprocesseur 8 bits 6800 de la compagnie Motorola utilise la structure E/S par instruction mémoire alors que le 8080 A de Intel utilise la structure E/S par instruction E/S

7.2.1 Les entrées-sorties programmées

Un transfert de données par cette technique est réalisé le plus souvent avec :

- une interface programmable
- un buffer trois états
- ou un verrou trois états

7.2.1.1 L'interface programmable

Pour tous les microprocesseurs, il existe au moins deux circuits intégrés d'interfaces programmables, qui pour le transfert en mode parallèle où tous les bits de la donnée transférée sont envoyés en même temps (exemple

Le circuit intégré 8255 pour le 8080A, le PIA pour le 6800, et un autre pour les transmissions séries où les bits du mot transféré sont envoyés un à un dans une séquence (le 8251 pour le 8080A et l'ACIA pour le 6800). En envoyant les numéros adéquats dans les registres de commande de ces interfais, on arrive à programmer le transfert E/S pour l'échange de données entre le microprocesseur et son environnement.

7.2.1.2 Le transfert de données par buffer trois états


On peut se passer de l'interface programmable et relier directement l'organe E/S aux bus du microprocesseur à travers un buffer trois états.

Un buffer trois états est un circuit intégré présentant autant de lignes d'entrées que de lignes de sorties. Les lignes de sorties peuvent prendre trois états possibles :

- l'état "0" logique
- l'état "1" logique
- l'état haute impédance (HZ).

Ces états sont fonctionnés à la fois des données présentées sur les lignes d'entrées et de l'état d'une ligne de contrôle appelée "enable". A l'état haute impédance, les sorties deviennent indépendantes des entrées et l'organe E/S est isolé du bus du microprocesseur.

fig. 7.3 schéma de principe d'un huffer trois états



E	e	s
1	1	1
1	0	0
0	1	HZ
0	0	HZ

table de vérité

Les huffers peuvent être :

- unidirectionnels, dans ce cas il ne peuvent transmettre les données que dans un sens : du microprocesseur à l'organe E/S ou (exclusif) de l'organe E/S au microprocesseur




fig. 7.4 élément d'un huffer unidirectionnel

- bidirectionnels ; les données sont alors transmises dans les deux sens.




fig. 7.5 élément d'un huffer bidirectionnel

- non inverseurs ; les sorties correspondent aux entrées quand on est pas en haute impédance (figures 7.4 et 7.5)

- inverses ; les sorties sont à "0" quand les entrées sont à "1" et à "1" quand les entrées sont à "0" si ce n'est pas l'état haute impédance

enable





fig. 7.6 élément d'un

buffer unidirectionnel
à tunnel inverseur

fig. 7.7 liaison organes E/S - microprocesseur par buffer trois états



- la ligne enable est à l'état haut (autorisation de transfert de données) lorsque les lignes Ad et Ec sont toutes les deux à l'état haut

- Ad est à l'état haut quand l'adresse de l'organe


E/S ont envoyé sur le bus d'adresse

- Ec véhicule le signal d'écriture
- l'organe E/S ne peut que recevoir des données

7.2.1.3 Le transfert de données par verrou trois états

Un verrou trois état contient un buffer trois états et un registre dont le nombre de bits correspond au nombre de lignes E/S du buffer, en plus des fonctions du buffer simple, il offre la possibilité de mémoiser la donnée à transmettre. La donnée est donc mémoire dans le verrou au moment où elle est fournie par l'organe émetteur (le microprocesseur ou l'organe E/S) et transmise plus tard au moment où l'organe récepteur est disposé à la recevoir.

Fig 7.8. élément d'un transfert de donnée par verrou trois états




Un verrou trois état à m bits présente alors :

- m lignes d'entrées (c)

- m lignes de sorties (s_1, s_2, \dots, s_m)
- une ligne d'autorisation d'écriture (AE) ;
celle ligne autorise ou interdit suivant son état (haut ou bas) l'inscription dans chaque bascule de la donnée présentée sur la ligne d'entrée correspondante, elle commande les m bascules en même temps
- une ligne d'autorisation de sortie (AS) qui permet ou interdit suivant son état, l'envoi sur les lignes de sorties, des données mémorisées dans les bascules
- une ligne de remise à zéro (R) qui permet de remettre à zéro toutes les bascules en même temps

Fig. 7.9. broches d'un verrou trois états



7.2.2.6 Le sondage

Lorsqu'ils fonctionnent en mode programme, les organes E/S livrent en permanence, par un bit

d'état, un signal indiquant si un transfert de données est possible ou non. Les bits d'état des périphériques sont souvent regroupés pour constituer un ou plusieurs ports d'entrée réalisés avec des buffers trois états.

Pour gérer ces périphériques, le microprocesseur exécute un programme de sondage (Polling en anglais) qui consiste à venir régulièrement lire le port contenant les bits d'état, l'organigramme suivant montre la structure d'un programme de sondage.




Fig. 7. 10 programme de sondage

7. 2. 2. Entrées-sorties par interruption

Le mode programme' par sondage fait perdre beaucoup de temps au microprocesseur à tester les bits d'états des organes E/S, de plus il s'adapte mal aux systèmes temps réel pour lesquels l'intervention du microprocesseur doit suivre la demande de transfert de l'organe E/S avec un retard très faible, pour ces cas, le mode par interruption est préféré au sondage.

En mode interruption, le microprocesseur reçoit de l'organe E/S un signal de demande sur sa ligne d'interruption qui fait partie du bus de contrôle; le programme principal en cours d'exécution est alors interrompu pour exécuter prioritairement le sous programme spécifique de gestion de transfert de l'information lié à l'organe E/S, après l'exécution du sous-programme d'interruption, celle du programme principal est reprise là où elle avait été interrompue.

Pour pouvoir détecter une éventuelle demande d'interruption, le microprocesseur teste au début de chaque instruction du programme en cours, la ligne "demande d'interruption"

On distingue deux types d'interruption :

- les interruptions masquables dont la demande se fait sur une ligne appelée généralement "IRQ"
- les interruptions non masquables dont la demande

se fait sur la ligne "NMI"

7. 2. 2. 1 Les interruptions masquables

Lorsqu'une demande d'interruption apparaît sur la ligne IRQ, le microprocesseur termine l'instruction du programme principal en cours d'exécution, il teste ensuite un bit appelé masque, de son registre d'état interne.

Si le masque est à l'état "1", l'interruption est ignorée et le programme en cours est poursuivi, s'il est à l'état "0", les registres internes du microprocesseur sont sauvegardés dans des positions mémoires appelées pile, ces registres contiennent les informations nécessaires à la poursuite ultérieure du programme interrompu.

Ensuite, le masque est remis à l'état "1" pour interdire toute nouvelle demande d'interruption masquable, un sous programme de gestion des interruption est appelé et exécuté. Les comportements des sous-programmes de gestion des interruptions diffèrent d'un microprocesseur à l'autre mais leur fonction principale reste la même : elle consiste à identifier l'organe E/S qui a causé l'interruption et à procéder au transfert d'informations liées à ce dernier. Après l'exécution de ce sous programme, les registres reprennent leurs valeurs sauvegardées dans la pile, le masque est remis à l'état "0" et l'exécution du programme interrompu est reprise.

fig. 7.12 séquence de la gestion d'une interruption marquable

demande d'interruption sur la ligne \overleftarrow{IRQ}

instruction en cours terminée ?

oui non

masque = "0" ?

non
interruption ignorée

sauvegarde des registres dans la pile

"1" \rightarrow masque

appel et exécution du S.P. de transfert lié à l'organe E/S

rappel des valeurs des registres

"0" \rightarrow masque

↓ poursuite du programme interrompu

7. 2. 2. Les interruptions non masquables

La seule différence importante qu'ils présentent au niveau de la séquence de gestion, avec les interruptions masquables, c'est qu'ils sont pris en compte quel que soit l'état du masque.

7. 2. 3. Les entrées - sorties par accès direct mémoire

Un transfert de données périphérique - mémoire nécessite la lecture de la donnée par le microprocesseur (chargement de la donnée dans l'accumulateur du microprocesseur) puis l'écriture de cette dernière dans la mémoire, de même un transfert mémoire - périphérique nécessite les mêmes opérations, en sens inverse.

Lorsqu'il y a un volume important de données à transférer on utilise des techniques de transfert dans lesquelles la transition par l'accumulateur du microprocesseur est supprimée. Ces techniques constituent les entrées - sorties par accès direct mémoire. Nous ne traiterons pas de ces techniques ici pour la simple raisons qu'elles ne seront pas utilisées dans l'application pratique qui nous concerne.

7.3. Les aspects électriques de l'interfacing dans un système à microprocesseur


7.3.1 Les niveaux de tensions logiques

Les niveaux logiques "0" et "1" auxquels nous faisions allusion dans les chapitres précédents correspondent en fait à des plages de tension; on distingue trois plage comprise entre 0 volt et 5 volts:

- la plage "0" logique
- la plage d'indifférence
- la plage "1" logique

Les limites de ces plages diffèrent selon les familles de circuits intégrés utilisées. La figure 7.12 donne ces plages pour les deux plus grandes familles de composants d'électronique digitale; la famille TTL (Transistor - Transistor - Logic) et la famille CMOS (Complimentary - Metal - Oxide - Silicon)

Fig 7.12 niveaux logique



Lorsque les données se situent dans la zone d'indifférences, les résultats sont imprévisibles, une attention particulière doit être portée sur la coïncidence des niveaux logiques lorsque les échanges se font entre des circuits CMOS et des circuits TTL.


7.3.2. Le renforcement des bus

Les bus d'une carte microordinateur ne peuvent alimenter qu'un nombre limité de circuit. Lorsqu'on doit l'étendre par adjonction d'organes E/S supplémentaires, qui constituent le plus souvent des cartes circuits imprimés autre que la carte microordinateur, il faut renforcer les bus au niveau de la carte d'extension. Ce renforcement est réalisé à l'aide de buffers trois états. On utilise pour ce faire :

- des buffers bidirectionnels pour les bus de données
- des buffers unidirectionnels pour les bus d'adresse et de contrôle

En plus du renforcement de la sustance des bus, les buffers permettent d'isoler par l'état haute impédance, les organes E/S des bus du microprocesseurs, lorsqu'ils (les organes E/S) ne sont pas sollicités pour des échanges d'information.

Figure 7.13 →

Fig. 7.18. renforcement de bus

7.4. Structure d'un programme d'acquisition de données

Un programme de base pour l'acquisition d'une donnée avec un système multivoies doit permettre :

- de sélectionner le canal désiré

- de réaliser le traitement analogique et la conversion A/N du signal fourni par le canal choisi
- de lire la valeur numérique binaire résultant de la conversion et de retrouver la valeur de la grandeur physique à partir de cette valeur binaire.

Supposons un système multivoies adoptant la solution du multiplexage analogique juste après les capteurs, la figure 7.14 donne la séquence des opérations à effectuer pour la lecture d'une voie.

fig. 7.14 acquisition d'une donnée


selectionner le canal désiré en envoyant le numéro adéquat dans le multiplexeur analogique

attendre que le signal analogique soit amplifié et stabilisé à la sortie de l'amplificateur

envoyer la commande d'échantillonnage à l'échantilleur - bloqueur

attendre que le signal à la sortie de l'échantilleur corresponde effectivement au signal à son entrée (pas d'acquisition de l'EIB)

envoyer l'ordre de blocage à l'échantilleur - bloqueur



N.B. Il peut être nécessaire de prévoir l'influence des erreurs de fonctionnement (erreurs de gain, de décalage, de linearité etc..), des différentes composantes lors du calcul des valeurs A , E_c , et P .

VIII APPLICATION PRATIQUE : REALISATION D'UNE INTERFACE ANALOGIQUE D'ACQUISITION

9.1 Les étapes de conception et de réalisation

La conception et la réalisation de l'interface analogique se feront à travers les étapes suivantes :

- 1) - l'élaboration d'un cahier de charge définissant les caractéristiques générales et le contexte d'utilisation de l'interface
- 2) - le choix d'une solution théorique en fonction des exigences du cahier de charge
- 3) - la conception de la logique de fonctionnement de l'interface
- 4) - le choix des principales composantes
- 5) - la conception du circuit électronique
- 6) - le choix et l'acquisition (achat) de toutes les composantes devant entrer dans la réalisation du circuit électronique
- 7) - le montage du circuit sur planche d'expérimentation, l'essai de fonctionnement du montage et les modifications s'il y a lieu, du circuit initial

8.2. Le cahier de charge et le choix de la solution théorique

Nous nous proposons de réaliser, après l'évaluation des besoins de l'École polytechnique de Thiers en matière de prises de mesure, une interface analogique d'acquisition de données à 32 voies différentielles, avec une résolution de 8 bits. Nous avons retenu la solution centralisée avec un multiplexage analogique juste après les capteurs (figure 1.3.a). L'interface comprendra alors :

- quatre multiplexeurs analogiques à 8 voies différentielles mis en cascade
- un amplificateur
- un échantillonneur-mémoire
- un C.A.N. de 8 bit
- nous dotons en outre l'interface d'une horloge temps réel et d'un temporisateur programmable pour une meilleure gestion des mesures dans le temps.


L'interfacing doit pouvoir se faire sans appui d'élément supplémentaire avec les microprocesseurs de la famille 6800 de MOTOROLA et le 6502 de MOS TECHNOLOGY

8.3. La logique de fonctionnement de l'interface

ce

La figure 8.1 nous donne le bloc-diagramme de l'interface,

fig. 8. 1 bloc diagramme de l'interface analogique



on y distingue 8 fonctions principales

- le renforcement des bus
- le décodage d'adresse
- la logique de contrôle
- le multiplexage analogique
- l'amplification
- l'échantillonnage bloqué
- la conversion analogique numérique
- l'horloge et le temporisateur programmable

8.3.1 Le renforcement des bus

L'interface reçoit :

- 8 lignes de données (D0 à D7)
- 16 lignes d'adresse (A0 à A15)
- 8 phases d'horloge ϕ_1 et ϕ_2 pour le 6800,
 ϕ_0 et ϕ_1 pour le 6502
- une ligne de lecture et d'écriture R/W
- une ligne Reset
- deux lignes d'interruption INT_S, INT_R et INT_M

Le renforcement du bus de données est assuré par deux buffers bidirectionnels. Le circuit intégré 74LS80 et les bus d'adresse et de contrôle sont renforcés par des buffers unidirectionnels. Le circuit 74LS547, on obtient ainsi une sortance de 15 charges TTL, ce qui est largement suffisant pour les besoins de la carte. Le

schéma du renforcement des bus est donné à l'annexe 2.

8.3.2. Le décodage d'adresse

Les plages d'adresses disponibles pour l'interfacing des organes E/S diffèrent d'un ordinateur à l'autre, pour permettre à une interface d'être facilement adaptée aux différents ordinateurs (construits autour des microprocesseurs 6800 et 6502), nous lui avons doté d'un système de sélection et de décodage d'adresse flexible.

Ce dispositif est constitué de deux comparateurs 6 bits (74LS85) montés en cascade qui reçoivent d'une part les lignes A9 à A15 du bus d'adresse et d'autre part les sorties d'un réseau de 7 interrupteurs (Annexe A2). L'utilisateur fixe l'adresse d'implantation de l'interface grâce aux interrupteurs. La sortie des comparateurs "ad.s" valide les circuits de l'interface lorsque l'adresse fournie par le réseau d'interrupteurs est égale à l'adresse présente sur le bus d'adresse.

8.3.3. La logique de contrôle

Sa fonction principale, est la répartition interne des adresses entre les différents modules de l'interface.

elle assure en outre la coordination et la synchronisation des opérations nécessaires à l'acquisition d'une donnée. La répartition interne des adresses est réalisée par un décodeur 1/4 (Annexe A3)

8. 3. 4 Le multiplexage analogique

Pour avoir les 32 canaux désirés, 4 multiplexeurs à 8 entrées différentielles chacun sont mis en cascade. L'annexe A4 représente le schéma du module de multiplexage, le multiplexeur utilisé est le MPC80 de la compagnie BURR BROWN

8. 3. 5 L'amplification

Nous avons utilisé pour cette fonction, le circuit 3606 AG de la compagnie BURN-BROWN qui est un amplificateur à gain programmable. Les valeurs de gain différentiel 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, peuvent être sélectionnées par l'envoi dans le circuit de nombres binaires codés sur 6 bits. L'amplificateur est accouplé à un module de RAM (le SY-2101) qui enregistre le nombre binaire correspondant au gain de chaque canal analogique. Grâce à la logique de contrôle, la sélection d'un canal au niveau du bloc de multiplexage, entraîne automatiquement l'envoi dans

l'amplificateur du membre correspondant à son gain d'amplification qui doit être au préalable défini par l'utilisateur et par logiciel. Le 3606 AC est un amplificateur différentiel d'instrumentation (Annexes)

8. 3. 6 l'échantillonnage bloqué

Il est réalisé avec le circuit 3TC 80 KP de la compagnie BURR-BROWN. La logique de contrôle permet de commander les fonctions d'échantillonnage et de blocage. (Annexe 6)

8. 3. 7 la conversion analogique numérique

Elle est réalisée par le C.A.N., "ADC 82" de BURR BROWN qui est un convertisseur à approximations successives de 8 bit de résolution, il offre le choix entre plusieurs pleines échelles possibles, nous avons choisi la pleine échelle définie par Uref = 10 volt. La sortie du convertisseur est accouplée à un versor trois états, le 74LS373. Le signal de début de conversion est fourni par la logique de contrôle et la ligne fin de conversion est reliée à un registre d'état permettant le transfert de données à la fin de la conversion par le sondage.

(Annexe 6)

8.3.8 L'horloge et le temporisateur programmable

L'horloge temps réel est le circuit MC 146818 P de MOTOROLA, il donne l'heure en h/mm/s, et remplit les fonctions d'un calendrier sur cent ans, grâce à ce circuit, les prises de mesures peuvent être datées on peut également définir les périodes de prises de mesures lorsqu'on fonctionne par mode programme.

Les bus de données et d'adresses sont multiplexés avant d'être envoyés dans le circuit 146818 P (l'annexe 7 donne le schéma du circuit d'horloge et ses accessoires).

Le temporisateur programmable 6840 de MOTOROLA permet le fonctionnement en mode interruption à des intervalles de temps défini par l'utilisateur. Lorsqu'un intervalle de prise de mesure par interruption est spécifié par l'utilisateur le temporisateur prend ce intervalle en compte et génère des interruptions par la ligne IRQ aux moments adéquats. (Annexe 8)

8.4. La protection contre les surcharges

Pour protéger les entrées de l'amplificateur et de l'échantillonneur-bloqueur, le signal analogique, passe, avant d'arriver à ces modules, par un circuit d'enregistrement qui limite la tension à ±12 volts, les tensions

maximum admises aux entrées des diodes modulées étant de ± 15 volts, l'annexe 9 donne le schéma des circuits de protection. Signalons à cet effet que les entrées des multiplexeurs sont protégées par des circuits internes.

IX CONCLUSION

Nous sommes donc passés à travers les 7 étapes de conception que nous avons définies dans le paragraphe 8-1, mais en réalité l'obtention d'une interface analogique d'acquisition opérationnelle nécessite qu'onaille au delà de ces 7 étapes. Il faut en effet leur ajouter : - la réalisation du circuit imprimé et la fixation des composantes sur ce circuit
- la réalisation d'un boîtier de protection du circuit
- les tests sur le produit final
- et la rédaction d'un manuel technique de l'interface.


L'étape 7 est restée également inachevée suite à une panne survenue entretemps sur l'unité centrale de traitement numérique qui devrait permettre de vérifier que l'échange de données se fait correctement entre le microprocesseur et l'interface, néanmoins les tests sur le traitement du signal analogique ont été effectués et ont donné les résultats attendus ce qui nous permet par ailleurs d'espérer à juste titre que l'échange de donnée avec le microprocesseur pourrait également se faire correctement. Partant de ce espoir légitime, nous dirons que le projet mérite d'être poursuivi pour les raisons que nous avons annoncées

en introduction à savoir la nécessité d'automatiser la prise de mesure à l'E.P.T.


Nous nous sommes appesantis tout le long de ce rapport sur les détails concernant l'interface analogique, parce que c'est celle dernière qui concernait notre projet de fin d'étude, mais cela ne doit pas nous faire perdre de vue qu'un système d'acquisition de données englobe également tous les éléments situés en amont (les capteurs par exemple) et en aval (l'ordonnateur), de l'interface analogique, ce sont là aussi des éléments qui doivent être pris en compte dans les démarches en vue de poursuivre le projet, et pour cela, nous comptons sur la bonne foi des autorités de l'E.P.T. pour faciliter la tâche à ceux qui devront effectuer ce travail de poursuite.


A1

Le selecteur d'adresse




B1




Repartition interne des adresses


Multiplexage analogique




Amplification du signal analogique




Echantillonnage et conversion A/N






Le temporisateur programmable



Protection contre les surcharges



D1 à D6 Diode ECG 116
D7 et D8 Diode Zener 12V

Liste des circuits intégrés

N°	code	fonction
IC 1	74LS85	comparateur 4 bit
IC 2	"	"
IC 3	74LS620	buffer bidirectionnel/inverseur 8 bits
IC 4	"	"
IC 5	74LS541	buffer unidirectionnel mono ou. 8b.
IC 6	"	"
IC 7	7400	quadruple NAND à 2 entrées
IC 8	7404	six inverseurs
IC 9	7400	-
IC 10	74LS973	verrou 3 états type D (8 bits)
IC 11	74LS620	-
IC 12	74LS465	buffer unidirectionnel mono ou
IC 13	MC 6840 P	Temporisateur programmable
IC 14	MC 146818	horloge temps réel
IC 15	7402	quadruple NOR à 2 entrées
IC 16	7404	-
IC 17	74LS139	2 x 1 décodeur 1/4
IC 18	74LS21	doublé NAND à 4 entrées
IC 19	74LS373	verrou 3 état 8 bits
IC 20	SY-2101-12	RAM statique 256 x 4 bits

Liste des circuits intégrés (suite)

N°	code	Fonction
IC 21	74LS173	-
IC 22	3606 AG (BB)	Amplificateur à gain programmable
IC 23	ADC 88 AG (BB)	C.A.-N. 8 bits.
IC 24	74100	-
IC 25	"	-
IC 26	74LS08	quadruple "and" à 2 entrées
IC 27	SNC 80 K P(B-A)	Echantillonneur - bloqueur
IC 28	7404	-
IC 29	74LS873	-
IC 30	MPC 80 (BB)	multiplexeur analogique à 8 entrées différentielles.
IC 31	"	
A1	-	boîtier de 5 interrupteurs

Caractéristiques générales

- étendue de mesure (entrées max) 10 volts
- résolution 40 μ volts
- Fréquence théorique de mesure 8000 mesures/s
- nombre de voies 32 diff.

Alimentation

- Tensions d'alimentation + 15 V
- 15 V
- + 5 V
- Courant tiré
± 15 V 0, 1 A
+ 5 V 0, 6 A
- Puissance totale consommée 6, 5 W

BIBLIOGRAPHIE (Par chapitre)

INTRODUCTION :

Ouvrages

- 1) *Théorie et traitement des signaux*
F. de COULON
Dunod, 1984
- 2) *Les systèmes à microprocesseurs*
M. AUMIAUX
Masson, 1982

Revue

- 1) *Électronique applications N° 36*

LES CAPTEURSOuvrage

- 1) Les capteurs en instrumentation industrielle
G. ASCH et collaborateurs
Dunod, 1982

Revue

- 1) Electronique applications N° 36

L'AMPLIFICATION DU SIGNAL ANALOGIQUEOuvrages

- 1) Les capteurs en instrumentation industrielle
G. ASCH et collaborateurs
Dunod, 1982
- 2) Principes d'électronique
A. P. MALVINO
Mc Graw-Hill, 1980

LE MULTIPLEXAGEOuvrages

1) Digital principles and applications

A. P. MALVINO - D. R. LEACH

Mc Graw - Hill , 1981

2) Digital computer electronics

A. P. MALVINO

Mc Graw - Hill , 1983

3) Microprocesseurs : du 6800 au 6809, modes d'interface

G. REVELLIN

Dunod , 1981

Revue

1) Electronique applications N° 36

ECHANTILLONNAGE ET MEMORISATION DU
SIGNAL ANALOGIQUE

Ouvrages

- 1) Microprocesseurs : du 6800 au 6809 , modèles d'interfaçage

G. REYELLIN

Dunod, 1981

- 2) Integrated electronics

J. MILLMAN - C. C. HALKIAS

Mc Graw - Hill , 1972

- 3) Théorie et traitement des signaux

F. de COULON

Dunod, 1984

LA CONVERSION ANALOGIQUE - NUMÉRIQUE

Ouvrages

- 1) Digital principles and applications

A. P. MALVINO - D. P. LEACH

Mc Graw - Hill , 1982

- 2) Microprocesseurs: du 6800 au 6809, modes d'interfaisage

G. REVELLIN

Dunod, 1981

Revue

- 1) Mesures - régulation - automatisme

Décembre 1975

Janvier / Février 1976

Mars 1976

L'INTERFACE ANALOGIQUE

Ouvrages

- 1) Les systèmes à microprocesseurs

P. AUNIAUX

Masson, 1982

- 2) Microprocesseurs: du 6800 au 6809, modes d'interfaisage

G. REVELLIN

Dunod, 1981

Revue

- 1) Micro-systèmes , Avril 1984

APPLICATION PRATIQUEOuvrage

- 2) Interfacing des microprocesseurs

M. ROBIN - T. MAURIN

Dunod, 1979

Catalogues

- 1) Motorola Schottky TTL Data Book , 1981
- 2) Advanced micro devices , Bipolar / MOS Memories
Data Book , 1984
- 3) BURR-BROWN product data book , 1984